

Compito di Elettronica II

15/06/2021

- 1) Si consideri un convertitore doppia rampa a 16 bit per segnali a valori positivi e se ne disegni lo schema:
 - a) Determinare la massima frequenza del segnale di clock che consenta di eliminare l'effetto sull'uscita di un rumore a valor medio nullo a 50 Hz sovrapposto al segnale da convertire.
 - b) Determinare la costante di tempo dell'integratore affinché, con il segnale di clock determinato al punto a) ed un segnale in ingresso di 3 V, alla fine della fase di 'run-up' si abbia in uscita all'integratore stesso la tensione di -4 V.
 - c) Determinare, considerando il solo rumore di quantizzazione, il massimo rapporto segnale rumore ottenibile con questo convertitore.

- 2) Si consideri un inverter NMOS con carico resistivo e con tensione di alimentazione $V_{dd} = 5V$, $K_n = 0.5\mu_n C_{ox} W_n / L_n = 25 \mu A/V^2$, $V_{TN} = 1 V$, $R_L = 12 k\Omega$.
 - a) Calcolare la potenza statica dissipata dalla porta supponendo gli stati equiprobabili