




- **Eccezione** = trasferimento del flusso di controllo non legato strettamente al codice utente (può essere prevista o non)
- Il sistema gestisce l'eccezione eseguendo una funzione speciale denominata "**Gestore dell'eccezione**" (funzione invisibile)
- **Esempio** *ecall, eccez. SOFTWARE*
 - ECCEZ. HW (pressione tasto, timer ecc)
 - ECCEZ. SW (ecall)
- l'utente preme un tasto e questo interrompe l'esecuzione del programma utente (qualunque esso sia) e la CPU esegue un "gestore della pressione di un tasto" che tipicamente legge un codice corrispondente al tasto e lo trasferisce in un apposito buffer relativo ai tasti premuti

Comportamento del Calcolatore durante un'eccezione

- Il programma ^{nuovo interrupto} in esecuzione
1) deve essere sospeso e poi riattivato in modo da ^{eliminare} ~~la~~ ^{l'eccezione}, e ^{è necessario} salvare PC prima della chiamata al gestore
 - Se l'eccezione è dovuta all'errore di una istruzione, l'istruzione "colpevole" può essere riprovata o simulata e il programma può o continuare o essere bloccato (abort)
 - è necessario che il Calcolatore salvi il punto del codice (program counter) in cui si è verificata l'eccezione (1) 1) ^{devo} Salvare program counter del programma che ha ^{interrotto}
- Il controllo passa quindi ad una "funzione speciale" denominata "Gestore dell'Eccezione" (Exception Handler) o "routine agganciata"
 - Il gestore dell'eccezione deve rimediare alla situazione
 - A seconda del tipo di eccezione, il gestore esegue azioni diverse
 - è necessario che il Calcolatore identifichi e salvi la causa dell'eccezione (2) 2) ^{Salvo} in PC l'indirizzo del gestore dell'eccezione
- Al momento dell'eccezione, nel processore RISC-V, queste informazioni vengono automaticamente salvate nei registri speciali SEPC e SCAUSE:
 - (1) SEPC → il punto del codice in cui si verifica l'eccezione ^{ci salvo dove si è verificato} System Exception Program Counter
 - (2) SCAUSE → la causa dell'eccezione ^{registro che mi} ^{dice il numero che caratterizza l'eccezione}

Che ne è dell'istruzione che era in esecuzione?

- L'architettura RISC-V definisce l'istruzione che causa un'eccezione come una "istruzione senza effetto" $\Rightarrow$ L'ISTRUZIONE che causa interrupt deve essere ripetuta
- La Routine di Gestione dell'eccezione deve evitare assolutamente di modificare lo stato della macchina

$\rightarrow$ I contenuti di TUTTI i registri $x1...x31$ (e anche $f0...f31$) NON devono essere alterati *quando chiaro la routine di gestione* *il gestore deve salvare i registri che usa*

- Durante l'esecuzione dell'eccezione *disabilitando eccez. altrui* la CPU deve avere pieno controllo di tutte le risorse del Calcolatore *risorse che normalmente non devono essere disponibili a tutti*

$\rightarrow$ Il codice della routine di eccezione deve essere eseguito in una modalità protetta denominata "modo supervisor" (o modo sistema) *risorse interne NON disponibili a tutti*
- vedi slide successive

- Inoltre le eccezioni devono essere servite una alla volta *modalità utente, accesso risorse limitato.*

$\rightarrow$ La prima cosa da fare è di disabilitare le eccezioni (ad HW); *quando prima alla routine di gestione* *eccez. pendenti* *evoca i servizi, le richieste che imminente arrivo dovranno essere servite poi*
se la routine di gestione lo ritiene opportuno può ri-abilitarle *la eccez. devono avere una certa priorità*

- Nel processore RISC-V è cura del Gestore dell'Eccezione di salvare i registri che usa; inoltre vengono automaticamente impostati i 2 bit che indicano modalità supervisor ed eccezioni disabilitate, rispettivamente

$\hookrightarrow$ il Calcolatore passa in modalità Supervisor

$\hookrightarrow$ disabilita le eccezioni degli altri eventi

il calcolatore deve fornire 2 modi di gestione della macchina stessa


Modalità User/Supervisor

- Il calcolatore può gestire sé stesso utilizzando due modalità di esecuzione denominate classicamente
 - Modalità User (accesso alle risorse limitato)
 - Modalità Supervisor (accesso illimitato alle risorse del calcolatore)


⇒ il passaggio viene eseguito dal S.O. ed ha un supporto HW
- Nella modalità Supervisor viene in particolare eseguito il Sistema Operativo, che può essere visto come un programma speciale in esecuzione sul calcolatore in una modalità privilegiata in cui:
 - Tutte le risorse del calcolatore possono essere utilizzate direttamente
 - Al software utente vengono presentate risorse "virtuali" che sono più potenti delle risorse fisiche, es.:
 - si forniscono i "file" anziché i "settori del disco"
 - si fornisce una memoria molto più grande (memoria virtuale) rispetto alla memoria reale
 - Viene garantita la protezione fra i vari programmi utente o di più utenti

S.O. riesce a VIRTUALIZZARE le RISORSE usando Modalità Sistema
risale a virtualizzare le risorse
Sistema operativo, protezione HW
- Le eccezioni consentono al sistema di rispondere ad eventi che si verificano mentre un qualsiasi programma utente è in esecuzione
 - Il Sistema Operativo entra in azione dal momento in cui inizia ad essere eseguita la routine di gestione delle eccezioni

Classificazione Generale delle Eccezioni



- L'eccezione permette alle Applicazioni (APPs) di avere accesso al Calcolatore (HW) in modo controllato, attraverso codice che sta nel Sistema Operativo (OS/Kernel):



Interrupt, Errori, Environment Call, Debug

Come implementiamo interrupt? ci serve un filo in più, IRQ


1) Interrupt (interruzione)

• Eccezione causata da eventi esterni

- Pressione di un tasto
- Movimento del mouse
- ...

• Asincrona rispetto all'esecuzione del programma

• La sua gestione "accade" fra istruzioni di un altro programma



2) Errore

• Eccezione causata da eventi interni

- Condizioni eccezionali (overflow, divisione per zero)
- Errori del sistema (parità)
- Gestione della memoria virtuale (page fault)

• Sincrona rispetto all'esecuzione del programma

Controllamento del SW, errori, brake, ecc

funto di impresso micro e ben controllato per le appl. con in azione al' hw

3) Environment Call (istruzione ecall del RISC-V)

• Eccezione (sincrona) causata da richiesta di un Servizio di Sistema dal programma

- Stampa di un messaggio
- Lettura di un intero
- ...

Chiamata al servizio ecall

4) Environment Break (istruzione ebreak del RISC-V)

• Eccezione (sincrona) causata da motivi diagnostici o debugging

Debugging

Come gestiamo via software le sorgenti di interrupt?

Routine di Gestione dell'Eccezione (Exception Handler)

verificare un'eccezione come chiave di routine di gestione?

- Esistono vari metodi per implementarla, ad esempio:

- **Salto diretto** all'indirizzo della routine di gestione *Verde le interrupt.*

- **Vettore di Interruzione**

hanno un gestore unico a SW deciso cosa fare

insieme di inform. che fanno partire una routine di gestione

- Lo stato della macchina deve essere preservato

Problema, SW di gestione unico nel PC. e a SW scelto cosa fare

- Ad es. salvando i registri temporanei nello stack

ogni sorgente di interrupt ha associato in una tabella, l'indirizzo iniziale del suo gestore.

Sia '**causa**' il numero di identificazione dell'eccezione


quale gestore far partire

Registro di causa

Salto diretto ad indirizzo della routine di gestione

Abbiamo un unico gestore (STVEC) specifico la causa
invece indicano base della routine in PC

- Salto diretto ad un indirizzo specifico: $PC \leftarrow base$ *← la parte in verde*
 - Nel RISC-V è contenuto nel registro speciale **STVEC** *contiene STVEC in PC*
- Vantaggi:
 - Non è necessario fare un accesso in memoria per prelevare l'indirizzo della routine di gestione (più veloce)
- Svantaggi:
 - Nella routine di gestione occorre analizzare la causa dell'eccezione



Vettore di Interruzione

Memorizzo nella Tabella gli indirizzi dei vari gestori

più routine di gestione per le cause

- Memorizzo in una tabella gli indirizzi delle Routine di Gestione associata ad ogni possibile causa (usato da RISC-V e storicamente da 370, 68000, Vax, 80x86, ...):

e parte la routine

$PC \leftarrow MEM[base + causa * 4]$

leggo, INDICIZZO la Tabella con il numero della causa

dove 'base' è l'indirizzo base di tale tabella


Può dire che è il gestore corrispondente

indirizzo Tabella con numero causa * 4, poi posso allora puntare che mi dice che è l'indirizzo della rout. di gestione

↳ **Vettore di Interruzione**


oggi questo è un vett. di interr.

Tabella dei Vettori di Interruzione



gestore specifico relativo alla specifica causa

lo uso come indice della Tabella



$causa * 4$

indirizzo in memoria dell'inizio del vettore di interruzione

SCAUSE
STVEC

SCAUSE e STVEC SONO REGISTRI SPECIALI (INTERNI AL PROCESSORE RISC-V)

Nota: I due bit meno significativi di STVEC «01» (STVEC.MODE) indicano la modalità a «Vettore di Interruzione»

Routine di Gestione dell'Eccezione

Salvataggio dello stato della macchina al verificarsi di un'eccezione

- Salvataggio sullo stack (Push)

- Vax, 68k, 80x86 (intero set dei registri)
- RISC-V, MIPS (solo i registri necessari, potenzialmente zero) *lascio il SW di salvare tutto macchina*

- Registri ausiliari (Shadow Registers)

- M88k, **ARM** 2 copie dei registri, shadow, se ho un interrupt uso registri ombra duplicati delle risorse
- Lo stato è salvato in registri ausiliari sia visibili che non visibili direttamente all'utente (es. registri interni della pipeline) *con interrupt uso registri ombra*

- Salvataggio in registri speciali *salvataggio registri via SOFTWARE*

- RISC-V, MIPS
- Registri Speciali: EPC, CAUSE, STATUS, TVAL (o BadVaddr), ...

STVEC, per priorità indiritto del gestore specifico

STVal, indirizzo quando acceso ad un inditmo di memoria protetto

Supporto alla gestione delle eccezioni nel RISC-V

- In RV64 ci sono vari **registri speciali** (a 64 bit)

- **SEPC** *Salvo il punto dove mi sono fermato nel programma principale*
contiene l'indirizzo dell'istruzione "colpevole"

Nota: il prefisso "S" sta sempre ad indicare il modo "Supervisor"

- **SSTATUS** *bit generali*

contiene i bit di abilitazione globale degli interrupt

- **SCAUSE** *Causa istruzione codificata 63 bit interrupt o eccez.*

i bit **63** e **[3:0]** codificano le possibili sorgenti di eccezione, ad es.:

- illegal instruction={0,2}

- breakpoint={0,3}

- timer interrupt={1,5}

- external interrupt={1,9}

bits 3:0
bit 63

Bit 63: interrupt o eccez.

bit [3:0]: sorgente causa

Nota2: il bit 63 di SCAUSE specifica se si tratta di interrupt o eccezione

- **STVAL** (Supervisor Trap Value)

contiene l'indirizzo di memoria al quale si è verificato un riferimento di memoria "sbagliato" (anche chiamato "BadVAddr")

ho toccato indirizzo proibito
indirizzo proibito

- **SIP** (Supervisor Pending Interrupts)

monitoraggio degli interrupt in attesa

vedo se, mentre segue un interrupt, ne ho vicini altri

- **SIE** (Supervisor Interrupt Enable)

Abilitazioni più fini per gli interrupt

abilito o disabilito gli interrupt

- **STVEC** (Supervisor Trap Vector)


indirizzo base della lista dei «vettori di interrupt»

indirizzo del gestore di eccez.

- **SSCRATCH**: registro per salvataggi temporanei

Dove si trovano tali registri

- **STATUS** registro CSR 0x100
- **SEPC** registro CSR 0x141
- **SCAUSE** registro CSR 0x142
- **STVAL** registro CSR 0x143
- **SIP** registro CSR 0x144
- **SIE** registro CSR 0x104
- **STVEC** registro CSR 0x105
- **SSCRATCH** registro CSR 0x140




- Al verificarsi di un'eccezione, la parte di controllo della CPU modifica: SEPC, SSTATUS, SCAUSE, PC *CPU scrive o legge durante exec. programma*
- Nota 1: in fase di fetch il PC (oldPC) è stato aggiornato a PC+4 (newPC). Per poter identificare l'istruzione "colpevole" è necessario far riferimento a oldPC anziché a newPC. Quindi SEPC= oldPC
- Nota 2: in PC (newPC) viene (sovra-)scritto direttamente il nuovo valore (PC←STVEC)

Status Register

SSTATUS

- ha bit di controllo generale
- bit stato preced. privilegio
- bit interruttore generale (SIE)

Nota: il prefisso "S-" sta sempre ad indicare il modo "Supervisor"




- Questi bit indicano il livello di privilegio PRECEDENTE (SPP) con il relativo valore del precedente interrupt-enable (SPIE) ed inoltre (SIE) permette l'abilitazione GLOBALE agli interrupt. *L'utente non può non sapere in che modalità di privilegio si trova, ma può leggere lo stato precedente*
- Il livello di privilegio può essere S- per Supervisor o U- per User
 - Questi sono rispettivamente codificati con i valori 1 e 0
 - Chi si trova ad un certo livello non può sapere se esistono livelli di privilegio superiori (tale informazione non è accessibile) *posso leggere solo lo stato precedente*
- SIE (S- Interrupt Enable) abilita globalmente gli interrupt a quel dato livello → per non «entrare in loop», viene subito disabilitato (0) al partire dell'eccezione
- SPIE (S- Previous Interrupt Enable) indica lo stato precedente del bit SIE al momento in cui si verifica l'eccezione
- SPP (S- Previous Privilege mode) indica il livello di privilegio precedente il momento in cui si verifica l'eccezione

quando entro nel
fornisco SIE
in SPIE, quando
esce faccio il
controllo

Nota: I livelli di privilegio del RISC-V sono in realtà più di questi – per un approfondimento vedere <https://riscv.org/specifications/>

Controllo più fine degli interrupt

Nota: il prefisso "S-" sta sempre ad indicare il modo "Supervisor"




- SxIP sono bit di indicazione di interrupt pendenti (in attesa)
- SxIE sono bit di abilitazione più fine degli interrupt

- x si riferisce alla possibile sorgente dell'eccezione
 - x=E → interrupt Esterno
 - x=T → interrupt dal Timer molto privilegiato
 - X=S → interrupt Software (ovvero eccezione)

*Tempo molto di
indagare le più sorgenti
della 3 sorgenti*

*↳ posso abilitare
o disabilitare
una di queste 3
sorgenti*




Ingresso in modalità Supervisor (e disabilitazione interrupt) e Uscita da modalità Supervisor (e ripristino)

da modalità utente a SUPERVISOR


- Al verificarsi di un'eccezione... ho le seguenti operazioni **AD HARDWARE**

no SOFTWARE

1) Salvataggio dello Stato della Macchina




2) Ingresso in modalità Supervisor (per poter eseguire la routine di gestione dell'eccezione)




3) Eseguo la routine di gestione dell'eccezione che DEVE terminare con l'istruzione SRET

- All'esecuzione della istruzione SRET... sempre **AD HARDWARE**




SCAUSE Register

Nota: il prefisso "S-" sta sempre ad indicare il modo "Supervisor"



- **Int (1 bit)** se vale 1, la sorgente è un interrupt, se 0 la sorgente è un'eccezione
- **Code (4 bits)** *causa più dettagliata* codifica la ragione dell'eccezione
 - 0 → Instruction address misaligned *indirizzario non allineato correzione*
 - 2 → Illegal instruction *istruz. sbagliata*
 - 3 → Breakpoint *debugging con lista utente*
- ...altri esempi:
 - 4 → Load address misaligned
 - 5 → Load address fault
 - 6 → Store address misaligned
 - 7 → Store address fault
 - 8 → Environment call from U-mode
 - 9 → Environment call from S-mode
 - C → Instruction page fault
 - D → Load page fault
 - ...


Macchina a Stati Finiti che descrive il nostro RISC-V




Modifica del RISC-V per poter gestire le eccezioni

- Supponiamo di partire dal processore "base" (che non gestisce eccezioni) e di voler gestire eccezioni: ad es. nel caso di «istruzione non definita»
es. non riconosco l'istruzione
- L'eccezione "Illegal Instruction" viene riconosciuta nel momento in cui, trovandomi nello stato 0001, non ho uno stato successivo in cui andare in quanto ho un op-code sconosciuto
 - Questo si può implementare definendo un nuovo stato (stato #11 o 1011) per tutti gli op-code diversi da lw, sw, (R-type), jmp, beq, e ori

Implementazione del meccanismo di eccezione per una istruzione non definita



Aggiunta di eccezione per «Load address fault»: stato#12



Letture/Scrittura di SEPC, SCAUSE, STVEC, STVAL

come scrivere nei registri CSR per programmare computer-interrupt?

per programmare computer-interrupt?

• Per modificare i contenuti dei registri speciali CSR:

- CSRRW CSR Read+Write
 - CSRRS CSR Read+Set *metto al 1 un bit*
 - CSRRC CSR Read+Clear *metto a 0 un bit*
 - CSRRWI CSRRW Immediate *variante immediate*
 - CSRRSI CSRRW Immediate
 - CSRRCI CSRRW Immediate
- RS e RC generico con una maschera*

Nota: queste istruzioni sono Codificate con il formato I: i 12 bit del campo IMM12 sono usati per indicizzare un registro CSR (es. sstatus= 0x100); la variante immediata (es. CSRRWI) sfrutta quindi il campo RS1 per codificare un immediato a 5 bit.

• Esempi

- in parallelo dei fori una lettura e scrittura*
- rd scrittura* *csr lettura* *rs1 lettura*
- contenuto*
- CSRRW t0, stvec, t1 # carica in t0 stvec e lo aggiorna con t1
- CSRRSI t0, sie, 2 10 # t0 ← sie e mette a 1 il bit-1 di sie (software int.) *setta con una maschera*
- CSRRSI t0, sie, 512 # NON possibile (l'imm. deve stare su 5 bit)
- CSSRC (x0, sie, (t1) # (t1=2⁹+2⁵=544) azzeri i bit 9 e 5 di sie *maschera che azzeri i bit specifici .. 100001..* *disabilita interrupt esterni e interrupt timer* *due variabili*
- CSRRS t0, sstatus, (x0) # carica in t0 il contenuto di sstatus, sstatus non viene modificato (caso particolare, essendo rs1=x0) *non interferisce sstatus* *t1 e' la maschera*
- CSRRW x0, sscratch, a0 # salva a0 nel reg. speciale sscratch *significa che non sono usate*

RS maschera con un OR, RC maschera con un AND *x0*

6'11

$$(2)_{10} = (00\ldots 010)_2$$

Ricapitolazione nuove istruzioni e loro codifica

Formato I

31	20	19	15	14	12	11	7	6
funct12			rs1		funct3		rd	opcode

CSRRW/CSSRWI	csr	rs1	1/5	rd	0x73
CSRRS/CSRRSI	csr	rs1	2/6	rd	0x73
CSRRC/CSRRCI	csr	rs1	3/7	rd	0x73

*valori
effettivi*

Nota: “csr” è l’indirizzo del registro CSR su cui si opera (es. 0x142 per SCAUSE)

- Per completezza:

ECALL	0x000	0	0	0	0x73
SRET <i>in fase di gestione interruzione</i>	0x102	0	0	0	0x73
EBREAK <i>per debug</i>	0x001	0	0	0	0x73

per debug

- Ed inoltre, si può richiedere al processore di fermarsi per attendere un interrupt (anziché effettuare un ciclo di attesa attiva) con l’istruzione WFI (Wait For Interrupt) *per risposta evento*

WFI	0x105	0	0	0	0x73
-----	-------	---	---	---	------

Esempio di Gestore delle Eccezioni

SAVE: area salvi in cui salvo cose salvo puntatore in a0

gestore deve rispondere il più velo. possibile

1) x0 - scratch, lo libero

```
.text 0x80000080
CSRWR x0, sscratch, a0 # salva a0 nel reg. speciale sscratch
LA a0, save # salvo anche a1, ra -- ipotesi: gestore non rientrante
SD a1, 0(a0) # necessario evitare uso stack (può essere la causa...)
SD ra, 8(a0) # salvo ra perché dopo faccio una jal

CSRWR a1, scause, x0 # leggo la causa dell'eccezione
MV a0, a1 # copio a1 in a0 (se il bit 63 è 0 → indica eccezione)
SRLI a1, a1, 63 # isolo il bit 63 (shift right logical)
BNE a1, x0, fatto # ignoro le interruzioni (ma non le eccezioni)

CSRWR a1, SEPC, x0 # carico il PC a cui si è verificata l'eccezione
JAL gestione # routine di gestione eccezione, a0=causa, a1=SEPC

fatto:
LA a0, save # ripristino i registri a0, a1, ra
LD a1, 0(a0)
LD ra, 8(a0)
CSRWR a0, sscratch, x0 # carico in a0 il valore salvato inizialmente in sscratch
SRET # PC ← SEPC, ripristino modalità privilegiata,
# ripristino stato int.

.data 0x81000000
save: .space 16
```

non posso più usare i frame allo stack devo aver salvato da qualche parte

memoria del kernel

in area protetta da save salvo tutti i registri che uso

ora posso riusare i registri

leggo in cause

bit 63 ora nel bit 0

se l'interrupt era esterno, ignorata, altrimenti si è verificata ecce.

valgo isolare bit 63 preservando il valore precedente di a1 (causa, Formato particolare)

gestione, funzione apposita che riceve causa e indirizzo verificato

salvo indirizzo in cui ero nel PC

es. stampa a schermo, ecc

ora ripristino

carico in a0 il valore salvato inizialmente in sscratch

ritorno dove ero nel programma

era salvato in sscratch


riservo una zona di 16 byte per salvare i registri

quasi di quelli c'è a 64 bit, 8+8 = 16

riservato 16 byte

Nota: questo non è il gestore più efficiente possibile ma solo un esempio di come potrebbe essere strutturato il Gestore delle Eccezioni

locazione nello spazio di indirizzamento, diviso in 2 parti: spazio kernel e spazio utente





malloc parte dinamica, alloca dinamicamente


piasso per il mio gestore di interruzioni

Solo un processo alla volta può accedere


per manipolare registri nel kernel servono 3 ops.



OPERANDO VIA "MASCHERA"




RS maschera con un OR



RC mette in AND

Formato Cause



Gestione, devo salvare contesto se uso registri x devo salvarli, perché qualunque intr. faccio, li tocco, devo salvarli in SSNPTCH

