


Lezione 15: BUS

Componenti esterni al core del processore

- BUS = veicolo (lento) nel quale molte persone viaggiano ... ed inoltre...
- Un insieme di fili...




Un bus è:

connette

Processore, Memoria e

Sistemi I/O

- Un collegamento condiviso per comunicare
- Un insieme di fili usato per connettere vari sottosistemi



c'è un bus che collega
le componenti


Si tratta di Input /
Output e
il Bus collega
tutti questi
elementi

• Un bus è anche il mezzo fondamentale per costruire sistemi
anche grandi e complessi

- E' uno strumento di astrazione molto utilizzato


Sistema semplice, ma facile da costruire
se ci sono più attori nel mezzo

Esempio: Organizzazione di Sistema con CPU Pentium ^{3 tipologie}



All'au 3 Tipologie di Bus


Tra processore e sottosist. intermediario, cache / RAM / HUB
Processor/Memory Bus
 Bus veloce



segue standard
PCI Bus
 es. PCI-Express industriale per connettersi al sottosistema di I/O

per altri protocolli
I/O Bus
 es. USB per implementare altri standard I/O

Vantaggi dei bus



Ma il North bridge è
dentro alla CPU, non
affarà alla CPU, South
bridge fuori

- è semplice

- **Versatilità**

- Si possono aggiungere facilmente nuovi dispositivi
- Una data periferica può essere usata su un calcolatore diverso che usa un bus che segue lo stesso standard

Se standardizzo bus
posso usare periferiche
diverse su vari calcolatori

- **Basso costo**


- Un unico insieme di fili può essere condiviso da dispositivi di vario tipo

- **Gestire la complessità** suddividendo il sistema

Seguendo il sistema per connettere
più dispositivi se ho uno standard comune

Svantaggi dei bus

più elementi connessi al bus, diminuisce la banda, crea un collo di bottiglia



- *Più elementi collegati al bus, minore sarà la banda disponibile*
- **Genera un "collo di bottiglia" nelle comunicazioni**
 - *ognuno per il suo, posso saturarlo* **La banda del bus limita il massimo throughput ottenibile per l'I/O**
 - *Se troppi dispositivi, finisce la banda, si satura* **La velocità massima del bus è fortemente limitata da**
 - **Lunghezza del bus** *troppa velocità => lento*
 - **Numero di dispositivi collegati al bus** *struttura semplice. Se voglio bus veloce deve essere corto*
 - **Necessità di supportare un ampio numero di dispositivi aventi** *semplice poter supportare c/o velocità diverse velocità periferiche*
 - **Tempi di latenza ampiamente variabili**
 - **Velocità di trasferimento dati ampiamente variabili** *es. tra Tastiera e CPU, Y dovebbe adattarsi*

Tipi di Bus


- **Bus Processore-Memoria** (specifico del sistema) *Bus veloce, comunic. CPU - MEMORIA*
 - Corto e ad alta velocità
 - Deve solo essere adatto al sistema di memoria utilizzato
 - Tipicamente cerca di massimizzare la banda processore-memoria
 - Connette direttamente il processore
 - Ottimizzato per i trasferimenti di blocchi di cache
- **Bus di I/O Bus** (standard industriale) *es. USB, più lungo, più veloce*
 - Tipicamente abbastanza lungo e lento *più lungo, può adattarsi a diverse velocità segue standard industriali*
 - Deve essere adatto a collegare dispositivi di I/O molto diversi fra loro
 - Si connette al bus processore-memoria o al backplane bus
- **Backplane Bus** (^{BUS DI SISTEMA}standard o proprietario) *Bus di Sistema, la scelta è il prodotto della motherboard*
 - Backplane: interconnessione che si svolge all'interno dello chassis
 - Consente al processore, alla memoria e ai dispositivi di I/O di coesistere e cooperare fra loro
 - Si può ottenere un risparmio se si usa un solo bus per tutti i componenti del sistema *conferma sulla scheda madre dei vari CHIP*

CONSENTE DI CONNETTERE TUTTI I DISPOSITIVI della MOBO

Un Calcolatore con un solo Bus: Backplane Bus

Bus che permette di condividere tutti i

dispositivi sulla scheda madre



• E' basato su un singolo bus di sistema (backplane-bus)

- Gestisce la comunicazione processore/memoria
- Gestisce la comunicazione processore/dispositivi
- Gestisce la comunicazione dispositivi/memoria

→ portatile, un unico BUS

uso per sistemi embedded,
non prevedono grandi
possibilità di espansione

• Vantaggi: semplicità e a basso costo

usato nei sistemi embedded, a buona velocità

• Svantaggi:


Saturazione e buona velocità

- i) può facilmente andare in saturazione per troppo traffico diventando così un collo di bottiglia per l'intero sistema
- ii) dovendo rispettare la velocità di ogni componente può essere lento

• Esempi: i primi PC della IBM usavano questo tipo di architettura

Sistema con due bus

questo bus è la CPU, frequenza di lavoro
CPU ne parla direttamente con le periferiche ma con
l'HOST ADAPTER




• In questa configurazione abbiamo due tipi di bus dedicati

- La comunicazione fra i due tipi di bus avviene con dei componenti detti «**adattatori di bus**» o «**bridge**»
- Il bus processore memoria gestisce traffico ad alta velocità
- I bus di I/O gestiscono traffico specifico a seconda della tipologia di dispositivo e permettono l'espansione del sistema (es. PCI, SATA)

• Esempio commerciale/storico: il Macintosh-II della Apple

- Come bus processore-memoria venne introdotto lo standard «NuBus»
- Come bus generico di I/O venne utilizzato lo standard SCSI

Sistema con tre bus *ATTUALE*



- In questo caso il bus processore-memoria parla con un unico adattatore verso il backplane-bus restando così meno carico e più veloce
- Il backplane-bus serve per far parlare fra loro vari tipo di adattatori *I/O*
- I bus di I/O sono disaccoppiate e dedicati come nel caso precedente (es. PCI, SATA, ...)

Come si definisce un bus? Cosa caratterizza un BUS?

facendo riferimento ad uno stack completo,
una serie di strati con funzionalità, che comunica con i precedenti.

Protocollo delle Transazioni

es. se voglio scrivere = leggere
implicherà l'acquisizione di alcuni
segnali, scambio di segnali elettrici

Specifica Temporizzazioni e Segnali

Diagramma Temporale

dobbiamo specificare le Temporizzazioni
e verificare un diagramma Temporale
relativo a ciò che viene richiesto su
questi fili.

Insieme di fili

Definiamo i fili di comunicazione.

Specifiche Elettriche

es. 0 logico
1 tra +15,5 volt.

**Caratteristiche fisiche e meccaniche,
e tipi di connettori**

connettori e Schi ecc.
es. RS 232, tipo
connettori

più astratto, es-
se voglio scrivere, ci
sarà una transazione
di scrittura transi-
sioni: segnali generati ad un clock
ogni transazione
implicherà l'attivazione di
segnali per determinati
di Tempo, generati ad un clock

Scambio segnali elettrici
su dei fili


Tipi di fili: le linee di controllo e le linee dati



- **Linee di Controllo** *reset, ack, read, write, clock*
 - Servono sia per indicare quali tipi di dato sono trasferiti...
 - ...che per indicare il tipo di segnalazione *direzione, negazione, controlli ecc*
(es. request/acknowledgment nel caso asincrono o clock nel caso sincrono)
 - ... oppure la direzione (es. lettura oppure scrittura) *con opportuno handshake*
 - Tipicamente sono un numero basso di fili (es. 2-10) *posso anche scegliere dati senza clock*
almeno reset, ack
- **Linee Dati**
 - Servono per trasportare le informazioni vere e proprie *le uso per trasferire dati veri e propri o indirizzi*
 - Es. l'indirizzo a cui fare una scrittura/lettura *almeno 64 fili per scegliere stati*
 - L'informazione può essere anche un valore (es. a 64 o 128 bit) da scrivere
 - L'informazione può essere anche l'identificatore della sorgente-dati (source) o del destinatario-dati (destination) *bus non sa chi viene e chi va e chi* *(bus dati serve per capire chi è INITIATOR e chi è TARGET)*
 - L'informazione può essere anche un comando complesso
es. Fai reset di quella periferica

BUS non fa chi trasmette e chi riceve

Initiator/Target e Transazioni



• Una transazione sul bus include tre fasi

- Decidere chi è l'Initiator
 - Dare il comando (o l'indirizzo)
 - Trasferire i dati
- Handwritten notes for the phases:
- fase di arbitraggio
 - fase di richiesta
 - fase di azione

come funziona una transazione

• L'**Initiator** è l'unità che:

- Ha il controllo del bus → solo lui trasmette nel momento
- Inizia la transazione dando un comando o specificando un'indirizzo

• Il **Target** è l'unità che:

- Viene attivata dalla transazione ovvero risponde alla richiesta
- Invia i dati all'Initiator, se l'Initiator richiede dati
- Preleva i dati inviati dall'Initiator, se l'Initiator vuole mandare dati

Bus Sincroni e Bus Asincroni

• Bus Sincrono:

- Fra le linee di controllo c'è il segnale di clock
- Il protocollo di comunicazione è fisso ed è riferito al clock *richiede poca logica ed è veloce*
- Vantaggio: richiede pochissima logica e va molto veloce *Ci si appoggia al clock*
- Svantaggi: *impone che tutti i dispositivi obbediscano alla stessa freq di clock*
 - Ogni dispositivo sul bus deve andare alla stessa frequenza di clock
 - Per evitare il "clock skew" per avere bus lunghi devo abbassare le velocità *IMpongo che tutti i dispositivi che vengono collegati obbediscano a quel tipo di clock, stessa velocità*

• Bus Asincrono:

- Sono sempre necessarie due linee di controllo (req, ack) *per gestire il trasferimento (protocollo di handshaking)* *Farà diverse*
 - Non ha bisogno del clock *posso accomodare qualsiasi velocità del dispositivo*
 - Può collegarsi alla quasi totalità dei dispositivi *MOLTO FLESSIBILE, MA PIÙ LENTO*
 - Può essere anche abbastanza lungo senza problemi di "clock skew"
 - Non riesce ad andare veloce come il clock
- PROTOCOLLO DI HANDSHAKING INTRODUCE RITARDI
- se ho più fili, più lunghi, più corti, un segnale arriva prima ecc introduce problemi di Temporalizzazione*

3 Fasi: Arbitraggio → comando → azione


Arbitraggio: ottenere accesso al Bus

Metodo per fare accesso al bus.

Metodo per decidere chi è l'INITIATOR

Devo decidere chi è la sorgente

Come prenotarmi?
muove unità del sistema



- E' uno dei problemi più importanti nella progettazione di un bus
 - Come viene prenotato il bus da un dispositivo che desidera usarlo?
- Innanzitutto per semplificare la situazione si deve arrivare alla definizione di chi è l'Initiator e chi è il Target
 - A quel punto solo il bus-Initiator potrà controllare l'accesso al bus
 - Tutte le successive richieste saranno iniziate e controllate da lui
 - Un Target risponderà alle richieste leggendo o scrivendo qualcosa *obbedendo al comando*
- Il sistema più semplice, che usa questo schema, potrebbe funzionare così: *es. no arbitro, lo fa il processore*
 - Il processore è il solo bus-Initiator
 - Tutte le richieste saranno controllate dal processore
 - Principale svantaggio: il processore è coinvolto in ogni transazione *invece di fare tanti step occuparsi dell'arbitraggio*


Bus-Initiator multipli: necessità di Arbitraggio

- Schema di arbitraggio del bus *richiede di GRANT*
 - Un bus-Initiator che voglia usare il bus segnala la richiesta ad un Arbitro *richiesta di accesso al mezzo*
 - Il bus-Initiator non può usare subito il bus resta in attesa del permesso (grant)
 - Il bus-Initiator dovrà infine segnalare all'Arbitro che ha finito di usare il bus
- L'Arbitro cerca di bilanciare due fattori *decide di far accesso al bus, fra una sua politica di accesso*
 - Priorità della richiesta: *ha 2 politiche* il dispositivo a priorità maggiore sarà servito per primo
 - Fairness: anche se un dispositivo ha bassa priorità bisogna garantire che questo possa ottenere il controllo del bus entro un tempo ragionevole *es. timer VS Topologia* *prima o poi anche la periferica a bassa priorità deve avere accesso al bus*
- Categorie principali degli schemi di arbitraggio
 - Arbitraggio Centralizzato Daisy-Chain
 - Arbitraggio Centralizzato Parallelo
 - Arbitraggio Distribuito con Auto-Selezione
 - Arbitraggio Distribuito con Rilevamento delle Collisioni *es. CSMA/CD dell'eternet**se esiste l'autorità arbitro*

Arbitraggio Centralizzato Daisy Chain

ho N dispositivi,
LI ORDINO PER PRIORITÀ

ordino i dispositivi
in ordine di
priorità (non)



• Vantaggio: semplice

• Svantaggi: Grant viene fornito al dispositivo con priorità più alta

• Non è possibile garantire la fairness:

- Un dispositivo a valle potrebbe rimanere bloccato indefinitamente se il primo richiede sempre il grant
- Il tempo di propagazione del segnale di grant può limitare la velocità del bus


• Es.: VMEbus

quando ha finito, dispositivo attiva Release così arbitro può lasciare Grant

Arbitraggio Centralizzato Parallelo

ogni dispositivo ha una copia
di fili di Req, Grant
(e Release(?))

per ogni dispositivo
copia separata
diversa di Req
e Grant



Arbitro decide
chi ha chiesto
il grant

Se arbitro ha più di
10 porte grant e Req,
posso controllare lo disp.

- Usato nella quasi totalità dei bus processore-memoria e nei bus di I/O ad alta velocità
- Inoltre è usato nei bus: Multibus I, EISA, PCI


non è più
facilmente scalabile
se inserito più
dispositivi
Se arbitro ha 10 porte
quasi dispositivi ci attorc

gli slot PCI sono quelli
non posso sfingere altri

Arbitraggio Distribuito *è dinamico*


- La scelta dell'Initiator non viene fatta da una entità precisamente identificabile
- Esempi:
 - Multibus I: arbitraggio distribuito in daisy-chain
 - Inizialmente il bus è controllato da un'unità a priorità intermedia M
 - La richiesta da parte di un'unità A a priorità più alta attiva la logica per "convincere" M al rilascio del bus
 - Ethernet: arbitraggio distribuito con rilevamento delle collisioni
 - Inizialmente un'unità detiene il controllo del bus ma lo farà solo per un tempo limitato
 - Un potenziale Initiator prova a trasmettere: se il bus è libero bene, altrimenti riprova più tardi
 - Il tempo di attesa si calcola con una legge di decadimento casuale esponenziale, per evitare che si ripeta la stessa combinazione di unità che tentano l'accesso

Protocollo Sincrono (Caso Semplice) *ho sequenze di clock con arbitraggio*



- Anche un bus di memoria è più complesso di questo
 - La memoria (Target) può prendere più cicli per rispondere
 - Dovrà quindi segnalare che non è in grado di accettare indirizzi...

Protocollo Sincrono (Caso Tipico)



- Esempio: l'Initiator specifica un indirizzo (Address) da cui vuole leggere
- Con $WAIT=1$ il Target segnala che NON è pronto al trasferimento dati e che quindi i dati (es. Data01) verranno forniti successivamente
- Poi (con $WAIT=0$) il trasferimento ha luogo alla velocità del bus


Come aumentare la banda del bus

Se velocità non basta
Per linee dati posso sia dati che indirizzi
dati, indirizzi e dati
MULTIPLEX

• Uso di linee indirizzi/dati separate anziché multiplexate

- posso trasmettere nello stesso ciclo indirizzo e dati
- Svantaggi: (a) necessito di più fili, (b) aumenta la complessità

2 linee dati, costa di più



• Aumentare la larghezza del bus dati

- Il trasferimento di più word richiederà meno cicli di bus
- Esempio: nella SPARCstation 20 il bus di memoria è a 128 bit
- Svantaggio: ancora necessito di più fili

• Trasferimento a blocchi (burst transfer)

Raggruppo i trasferimenti

- Evito di ripetere l'indirizzo quando trasferisco K word successive
- Specifico solo l'indirizzo della prima word
- Il bus non viene rilasciato finché l'ultima word non è arrivata
- Svantaggi: (a) maggiore complessità, (b) aumento del tempo di risposta nei casi di singola richiesta

elimino l'invio di indirizzi successivi, do solo il primo

quarto word dati che voglio ricevere

Protocolli basati sul concetto di "Pipeline"


- Durante la fase di accesso ai dati inizio già a specificare l'indirizzo del trasferimento successivo

nel mentre che sto ricercando i dati, inizio

un altro indirizzo del dato successivo

Sovrapposizione fase di indirizz. successivo con la ricerca dei dati precedenti

Esempio con singolo Initiator (processore-cache)



nel mentre che sto ricercando i dati, inizio un altro indirizzo

Sovrapposizione richiesta indirizzi con lettura dati

Se Target non riesce a dare dietro subito WAIT

Aumento delle Transazioni su Bus MultiInitiator

- **Arbitraggio sovrapposto (overlapped)**
 - Si guadagna tempo effettuando la fase di arbitraggio per la transazione successiva sovrapposta a quella in corso
- **"Bus parking"** *Bus preso esclusivamente da un initiator, no arbitraggio*
 - L'Initiator mantiene il bus ed effettua varie transazioni senza passare nuovamente alla fase di arbitraggio, fino a che qualche altro Initiator non si fa avanti
- Sovrapposizione delle fasi di indirizzamento e accesso
 - Visto nella pagina precedente
- **"Split-phase" (o "packet switched") bus** *separo indirizzamento e ricezione dati*
 - Fasi di indirizzamento e accesso completamente separate *mettendo un Tag nel pacchetto ricevuto*
 - Ognuna necessita di un arbitraggio separato
 - Durante l'indirizzamento si produce anche un identificatore (tag) del pacchetto, che verrà associato ai dati in fase di risposta, per permettere l'abbinamento indirizzo-dato

Mando 3 richieste, e i dati possono arrivare in ordine sparso, con TAG per riconoscerli
- Nei bus moderni si usano tutte le tecniche precedenti combinate fra loro

su linea di controllo non ho clock, ma
req e Ack


ci si basa su richieste e Ack

Handshake Asincrono: Scrittura

ABBILIRMO MOLTO ANCH'IO


Supponiamo di aver risolto arbitraggio

PERICOLA dove MAN. INDIRIZZO



- t0: L'Initiator ha ottenuto il controllo e specifica l'indirizzo, la direzione e dati; attende poi un certo intervallo di tempo affinché il Target capisca di essere coinvolto in quel trasferimento...
- t1: L'Initiator attiva il filo "Request" *Fa richiesta*
- t2: Il Target attiva il filo "Ack", *per indicare di aver ricevuto i dati* → ha finito l'oper.
- t3: L'Initiator rilascia "Req" → *ha capito che il Target ha finito* l'operazione
- t4: Il Target rilascia "Ack" → *ha capito che l'Initiator ha capito*
- t5: la transazione è terminata e si può cambiare indirizzo/dati/r-w

Handshake Asincrono: Lettura *Formisco solo indirizzo e lettura nel comando*



- t0: L'Initiator ha ottenuto il controllo e specifica l'indirizzo, la direzione e i dati; attende poi un certo intervallo di tempo affinché il Target capisca di essere coinvolto in quel trasferimento...
- t1: L'Initiator attiva il filo "Request"
- t2: Il Target attiva il filo "Ack", *per dire che è pronto a trasmettere i dati* *trasmissione i dati*
- t3: L'Initiator rilascia "Req" avendo ricevuto i dati → ha finito
- t4: Il Target rilascia "Ack" → ha capito che l'Initiator ha finito
- t5: la transazione è terminata e si può cambiare indirizzo/dati/r-w