


# Lezione 17

## Introduzione al sottosistema di memoria

Patterson: 5.1,5.2

### Market Share dei Principali Componenti a Semiconduttore



Le memorie rappresentano il 29% del mercato dei semiconduttori

# Tecnologie usate per realizzare le memorie

- Tecnologie ad **accesso sequenziale**

- Il tempo di accesso dipende in maniera lineare dalla locazione fisica

- Nastri

es. Nastro

- Tecnologie ad **accesso semicasuale**

- Il tempo di accesso dipende  
sia dalla locazione fisica dell'informazione  
che dal particolare istante in cui faccio accesso

- Dischi: dischi-fissi, CDROM, DVD, ...

~> dischi

sposta una testina in un punto facendo girare un disco

Se sono fortunato lo trovo subito,  
altrimenti aspetto quasi un giro

- Tecnologie ad **accesso casuale (Random Access)**

- Il tempo di accesso è indipendente dalla locazione fisica dell'informazione


- Memoria principale

- Due tipi: Non-Volatili e Volatili

nel dispositivo fisico

# Memorie accesso casuale di tipo Non-Volatile (NVM)

- «Non-Volatile» → conservano i dati anche se tolgo l'alimentazione
  - ROM (Read-Only Memory) *se fusibile attivo, memorizza i dati*
    - Non scrivibile (sia vantaggio che svantaggio) *Scrivo una volta, una volta sc'ribb non posso più modificarlo, w offusca*
  - EPROM (Erasable Programmable Read-Only Memory)
    - ✓ Scrivibile (ma una sola volta) *Posso scrivere elettricamente*
    - ✓ Cancellabile a livello di chip (raggi UV) *bruciare una finestrella*
    - ☹ Necessario intervenire con apposito "kit di cancellazione"
  - EEPROM (Electrically-Erasable Programmable Read-Only Memory) *no "Finestrella"*
    - ✓ Scrivibile (1 sola volta)
    - ✓ Cancellabile a livello di byte (elettricamente)
    - ☹ Dovendo scrivere molti byte si perde molto tempo nelle cancellazioni
  - Memoria "Flash": Evoluzione della EEPROM *ancora più flessibile ; ci dà illusione che sia riscrivibile*
    - ✓ Scrivibile (1 sola volta)
    - ✓ Cancellabile a livello di blocco (elettricamente) *MICROCONTROLLER gestisce le cancellazioni a livello di blocco*
- Per rendere possibile «l'illusione di leggere/scrivere» occorre aggiungere un apposito controller che effettua in modo opportuno scritture e cancellazioni



[1]

# Memorie accesso casuale di tipo Volatile

non necessario salvare tutto  
non per forza mantenere contenuto

• «Volatile» → conservano i dati solo se alimentate

• Principali tipi di implementazioni: *implemento memoria principale del calcolatore*  
*devo rinfrescare ogni  $\Delta t$*

• **DRAM** (Dynamic Random Access Memory)

*un unico transistor e condensatore per neuroni. per ridurre la complessità*

*pendono contemporaneamente durante operazione* ✓ **Dense** (molti bit per unità di superficie), **basso consumo**, **basso costo**

☹ **Lente**, **dinamiche** → **Necessità di essere "rinfrescate" periodicamente** *rileggerli e riscriverli ogni  $\sim 10ms$*

• **SRAM** (Static Random Access Memory) *MASSIMA VELOCITA'*

✓ **Veloci**, **statiche** → basta alimentare il chip per non perdere i dati

☹ **Bassa densita'**, **alto consumo**, **alto costo** *6 transistor*

*erano i 2 inverter con transistor  
cella a 6 transistor*

• Nuove implementazioni di DRAM:

• DDRx, HBM, ...




Fig. 1: Memory bandwidth trends for HBM, DDR and PCIe from years 2022 to 2026. Relative bandwidth improvements remain constant. The PCIe is the performance bottleneck for disaggregated systems.

# Parametri delle Prestazioni della Memoria

Grandezza da tenere d'occhio per la memoria

$t_a$  = tempo di accesso (Access Time)

inizio dell'oper. di lettura e arriva il primo dato

- Intervallo fra l'inizio di una lettura (indirizzo su A-bus) e l'arrivo del PRIMO dato (su D-bus)  $t_a = T_{\text{inizio lettura}} \rightarrow T_{\text{ricevuto primo dato}}$

$t_c$  = tempo di ciclo (Cycle Time)

tra oper. di lettura e una successiva, comprendendo

- Intervallo fra l'inizio di una lettura e l'inizio della lettura successiva tempi stabili di regol.

$t_l$  = tempo di latenza (Latency Time)

t in cui arriva tutto il dato



- Tempo di accesso al DATO COMPLETO ovvero alla k-esima word nel caso in cui la memoria supporti trasferimenti a gruppi di k word (se  $k=1$   $t_l = t_a$ ).

Es. dischi, ma anche memorie RAM se ho dato intero in più byte  
inizio di oper. - fine lettura completa

$\omega$  = Banda (Bandwidth)


- Tasso di trasmissione dei byte (si misura in byte/s) # Byte/s che riesco a trasmettere
- A parità di tempo di ciclo posso trasmettere più byte in parallelo

# Tempi caratteristici delle memorie



# DRAM <sup>meno costosa</sup> <sup>più lenta</sup> versus SRAM <sup>veloci</sup> <sup>costosa</sup>

- Per massimizzare il parametro prestazioni/costo *uso embedded le Tecnologie*
- Si usa poca memoria SRAM (costosa e veloce) *centinaia di KB* all'interno del chip (es. registri)
- Si usa una ragionevole quantità di DRAM (meno costosa e relativamente veloce) all'esterno del chip



Qureshi+, "Scalable high performance main memory system using phase-change memory technology," ISCA 2009.

*costo di gestione in meno limitato di accessi*

# Cella di RAM Statica (SRAM)


DISTINZIONE, perché alimentato, l'oggetto funziona

deve essere alimentato

VDD *diversi da 0*  
per impiegarli

## Cella a 6 Transistor

wordline  
(row select)  
accesso alla  
cella stessa



Transistor di porta, come i buffer, usano la carica

come i buffer

Transistor di porta

bit *inverta bistabile*

bit

linee per leggere o scrivere

## Scrittura

1. Preparare il dato sulle bit-line *uso 2 linee per scrivere*
2. Selezionare la riga (word-line) *viene imposto il valore nella cella*

Coppia di invertori che costituisce il mio sistema bistabile. Permette di memorizzare una carica

## Lettura

1. Precaricare bit e /bit a VDD *a monte o lo precaricare*
2. Selezionare la riga (word-line)
3. La cella preleva carica da bit o /bit *ci sarà una variazione di carica che verrà rilevata*
4. Il Sense-Amplifier in fondo alla colonna amplifica la differenza fra bit e /bit *Amplificazione differenziale*


selezionando la riga la cella preleva la carica da bit o da /bit. La carica da bit o da /bit, fluisce carica, diminuendo la carica, differenza di carica viene rilevata



rileva la differenza di carica fra bit e /bit

\*in realtà la linee bit e /bit si caricheranno ad un valore un poco <VDD


## Organizzazione di SRAM con 16 <sup>selezionabili</sup> word da 4 bit (16x4)



il Write Enable nei circuiti di memoria è pensato come un impulso nella quale avviene il processo di scrittura

# SRAM: Bus-drivers ovvero interfaccia verso il bus dati

CIRCUITO con 2 BUFFER TRISTATE




Per Din e Dout si usa un unico filo

- Il motivo principale è perché sul bus dati posso avere scambio in entrambe le direzioni (lettura o scrittura)

Per decidere la direzione si usa /OE:

- /OE → Output Enable (attivo basso), per controllare i buffer tristate:  
 1 sul filo tristate → buffer attivo  
 0 sul filo tristate → buffer disattivo



flusso entrante su DQ

Le possibili combinazioni sono:

- Scrittura:**
  - /WE attivo (basso), /OE disattivo (alto) → DQ è un ingresso
- Lettura:**
  - /WE disattivo (alto), /OE attivo (basso) → DQ è un'uscita
- Evitare di attivare contemporaneamente i segnali /WE e /OE
  - Il risultato risulta indeterminato

Quando il chip non deve caricare il bus dati, si disabilita con /CS

- /CS disattivo → alta impedenza  
 ↳ stacco il chip

per disabilitare il chip tutti i segnali di uscita ad alta impedenza

# SRAM: Diagramma Logico

schemino


Chip generico da fornire

una memoria di  $2^n \times m$  bit

$n$  = bit di indirizzamento

$m$  = lunghezza del BUS DATI

Bus indirizzamento  
di  $n$  bit



Chip di SRAM da  
 $2^n \times m$  bit


BUS BIDIREZIONALE

- La memoria ha una capacità di  $2^n$  word ad  $m$ -bit
- Altri segnali sempre presenti
  - $/CS$  (o  $/CE$ )  $\rightarrow$  Chip Select o Chip Enable
  - $V_{CC}, GND \rightarrow$  Alimentazione

# SRAM: Temporizzazioni


Per scrivere attivo  $\overline{WE}$  ( $\overline{WE}=0$ )  
 dopo un Setup Time, aspetto che i segnali  
 si stabiliscano, e poi faccio partire  
 l'input di scrittura

Ricordare che la CPU agisce come Initiator  
 Mentre la memoria agisce come Target




① Preparo dati e indirizzo a cui  
 devo scrivere

②  $\overline{OE} = 1$  (disabilito per la scrittura)  
 ③ Aspetto setup time per far  
 stabilizzare segnali e abbasso  $\overline{WE}$



READ:



# Cella di RAM dinamica (DRAM)


voglio avere massima  
compattezza

- La cella a 6 transistor per quanto possa sembrare piccola, ha un peso notevole sull'area totale di una RAM
- Qual è il numero minimo di transistor che può essere usato per memorizzare un bit? *massima densità*
- Un solo transistor *come voluto*  
→ l'elemento di memorizzazione può essere realizzato con un condensatore
  - Condensatore carico → 1 logico *sopra un certo livello*
  - Condensatore scarico → 0 logico
- Il transistor consente la lettura e la scrittura *per aprire o chiudere l'uscita*

*Cella di DRAM*

- 1 condensatore per memorizzare bit*
- 1 transistor N come rubinetto*

## Cella DRAM a 1 transistor



Condensatore

*gate transistor  
aperto alla lettura  
e uscita alla scrittura*

*il bit line per compattezza*

# DRAM: Funzionamento della cella a 1 transistor

## Scrittura:

1. Caricare la bit-line col dato da scrivere (0 o 1)
2. Selezionare la riga (word-line)


## Lettura: nel leggere, prelevare <sup>carica</sup> elettroni dal C, senza ripristinare il valore. Inoltre per essere sicuri della dimensione del dato il bus è precaricato a $V_{DD}/2$ , così

1. Precaricare la bit-line a  $V_{DD}/2$
2. Selezionare la riga (word-line)
3. Scambio di carica fra cella e bit-line
  - lievissima variazione di tensione sulla bit-line
4. Rilevazione della variazione (Sense-Amplifier molto sofisticato) <sup>molto sensibile</sup>
  - l'amplificatore deve essere in grado di rilevare una variazione di carica di circa 1 milione di elettroni
5. Caricare la bit-line col dato letto (scrittura!) <sup>lettura = lettura + scrittura</sup>
  - Ripristino il contenuto della cella <sup>letto il dato, l'ho distrutto</sup>

## Refresh

1. Effettuo una "finta" lettura di tutte le celle

- Ripristino il contenuto di ogni cella <sup>il condensatore si scarica</sup>  
<sup>che lo fa il timer il tempo di Refresh</sup>  
<sup>l'impulso di refresh</sup>



N.B. La cella ha un solo filo di accesso (word-line)  
→ separazione ROW/COL

non come SRAM in cui la cella è individualizzata  
 tramite indirizzo ROW-COLUMN, voglio compattezza


# DRAM: Organizzazione fisica di memoria a 4 Mbit = $2^{22}$ 4 Mili. bit

Decoder speso in 2 parti

quando legge o scrivo lo faccio così

RAW ADDRESS STRONG  
 segnali estrinseci. riga  
 entrano nella rete  
 logica

NOTA BENE:  
 diversamente dalle SRAM il  
 precharge-circuit non può  
 convogliare il dato!  
 E' quindi necessario  
 effettuare la scrittura in DUE  
 FASI: 1) si legge una intera  
 riga di 2048 bit e la si scrive  
 in un buffer di riga; 2) si  
 seleziona 1 singolo bit  
 all'interno del buffer.  
 Perciò l'indirizzo è spezzato in  
 due parti (indirizzo di riga e  
 indirizzo di colonna, che  
 vengono inviati in due istanti  
 successivi (marcati dai  
 segnali RAS e CAS  
 rispettivamente).  
 NON si inviano quindi 22 bit di  
 indirizzo ma solo 11 per volta



1 Mili. bit  
 2 istanti  
 • solo senza buffer  
 o scrivere una  
 intera riga

Memorie a 1 bit  
 per cella

e lo sposto  
 nel buffer  
 ↓ CAS

posto riga  
 nel buffer

leggo nel buffer  
 con un altro  
 decoder

RAM IN BIT, CELLE DA 1 BIT

DRAM, più complicata per avere massima compatibilità.

- Decoder deve essere pensato in due parti, una per la parte delle sigle indirizzi (colore di riga), attivato da /RAS, RAW Address Strobe; e altra parte di indirizzi va nel multiplex di colonna


⇒ Per memorizzare il dato devo leggere o scrivere l'intera riga e la riga è capotitolo di quella che è la dim. del decoder. Se il decoder esiste che ho 2048 linee, ( $2^{11}$ ), ho 11 linee dopo una riga, la sposto nel buffer, e con l'altro Decoder indirizziamo l'intero del buffer. Decoder colonna attivato Braille CAS, temporizzato

una volta letto, riscrivo nell'intera riga

4 MBIT, esce un solo bit

# DRAM: Visione a livello di chip

come SRAM ma qui ho



RAS e CAS

Chip di DRAM da  $2^{22}$  x 1 bit

(nella slide precedente  $n=11$  quindi  $2^{22}$  x 1 bit ovvero 4Mbit x1)

1 LATCH catturano l'indirizzo di riga e di colonna

- Din e Dout sono multiplexati su DQ:

- Scrittura:

- /WE attivo (basso), /OE disattivo (alto) → DQ è un ingresso *come la SRAM*

- Lettura:

- /WE disattivo (alto), /OE attivo (basso) → DQ è un'uscita

- Gli indirizzi di Riga e di Colonna condividono i pin A

- /RAS va basso → i latch di riga memorizzano i pin A

- /CAS va basso → i latch di colonna memorizzano i pin A


- Nota: RAS/CAS sono sensibili al fronte in discesa

Nota: In alcuni chip di DRAM il segnale OE non c'è e invece di DQ ci sono Din e Dout

# DRAM: Ciclo di scrittura

- L'accesso inizia con l'attivazione di /RAS

formisco l'indirizzo specificando prima gli 11 bit di riga, attivando RAS ; dopo T<sub>HOLD</sub>, presento inoltre Col



sto sotto quello  
c'è il segnale di  
CAS


- Per la scrittura devo avere il segnale di CAS.

$T_{WRITE}$  = Tempo da quando ho attivato CAS a quando termina l'impulso WE


tempo da quando CAS è attivo e l'impulso di scrittura termina

# DRAM: Ciclo di lettura

- L'accesso inizia con l'attivazione di /RAS



# DRAM Controller (Memory Controller)




*tempo effettivo di arrivo alla memoria*

• Il tempo per ricevere un dato ("turnaround time") è dato da

$$T_c = T_{\text{cycle}} + T_{\text{controller}} + T_{\text{driver}}$$

*per fare 2 accessi*      *Tempo controller*      *Tempo per pilotare gli amplificatori BUS DRIVER*



N.B. è il DRAM controller che avrà cura di inviare (in due passi) metà degli indirizzi ai chip di DRAM sincronizzandoli sui segnali RAS e CAS