

HDL

Linguaggio per descrivere
Formalmente le reti

(v. PHRV1, appendice A.4)

Lezione 4: Introduzione agli Hardware Description Languages (HDL)

• Il Verilog: obiettivi principali

- Descrivere un'architettura con un linguaggio formale (es. come il C per gli algoritmi)
- Standardizzare tale linguaggio per un'ampia adozione (Verilog-95 → Verilog-2001 → IEEE-1364-2005 → IEEE-1800-2009 → IEEE-1800-2017)
- L'attuale standard è chiamato 'SystemVerilog' (IEEE-1800-2017)

Permette di descrivere
una architettura, simulare
il comportamento
e sintetizzare
una rete


• Vantaggi di un linguaggio di descrizione dell'hardware (HDL)

- Permette di simulare il comportamento di un'architettura, eliminarne i bug
- La rete progettata viene compilata («sintetizzata») generando automaticamente hardware (molto più veloce e con consumi energetici estremamente più bassi rispetto al solo software)
- Nota: l'HDL è ... software !

simulazione crea un diagramma temporale

es. molto
veloce se
rete combinatorie
cosa si comporta
rispetto a
come vorrei

FACCIO SWITSI del FILE



• Il Verilog è basato sul C (assomiglia al C)

- Permette di costruire dalle reti usando la programmazione strutturata
- Il VHDL (standard IEEE-1067-2019) assomiglia al linguaggio Ada

• La differenza fondamentale Verilog vs. C

- Il C descrive un'evoluzione temporale di un algoritmo che usa risorse computazionali «fisse», mentre il Verilog descrive un'estensione spaziale di un sistema con risorse potenzialmente tutte operanti in parallelo

descrive più hardware che eseguono operazioni in parallelo, descr. dipende dal flusso di dati
C, sequenza di comandi

Verilog: Tipi di dato e Operatori

• Tipi di dato, ho circuiti

Wire, c'è un filo, secondo come filo
reg: registro a 1 bit

• **wire** indica un segnale (che viaggia su un filo, quindi in hardware è uno «wire»)

registro

• **reg** (register) indica una variabile che memorizza un valore (un registro a 1 bit)

- Un reg non necessariamente corrisponde ad un registro fisico, anche se spesso è così

il compilatore decide o meno se il registro è fisico o non serve


notare dispendente

• Un registro o wire a 32 bit si dichiara con


• **wire[31:0]** Y

X

• **reg[31:0]** X



Gruppo Reg



• Si può fare accesso ad un sottoinsieme di tali bit indicandolo con la notazione

[starting_bit : ending_bit] fetta di fili **X[5:3]** preleva bit 5,4,3

• Si possono combinare più registri per formare una struttura "register file" ovvero una "memoria" *

• **reg[31:0] registerfile[0:31]** da 0 a 31, registro di registri

array


Banco di 32 registri
da 32 bit

• Si fa accesso al singolo registro con la classica notazione **registerfile[num_registro]**


* Nota: Memorie e Reti sequenziali verranno affrontate in una lezione successiva.
Per ora si può assumere che una memoria o registro sia l'equivalente di una "lavagna"

Register file [0:31]

32 registers de
numere de 0 a 31



4' b 0101



8'h4 [0|0|0|0|0|1|0|0]



Verilog: valori e costanti

• I possibili valori di un registro o un filo sono:

- 0 o 1 per rappresentare i valori logici falso o vero rispettivamente
 - X per rappresentare un "don't care" (non-specificato) o un valore non noto
 - Z per rappresentare lo stato di alta impedenza (filo "scollegato" o uscita "libera")
- Teoria*

• I nomi simbolici delle costanti si dichiarano con parameter

• **parameter A=1**

*nome simbolico
di valori*

*{parameter, nome simbolico
costante}*

• I valori delle costanti possono essere specificati in varie basi

- (la <base> 2,8,10,16 si indica rispettivamente con b,o,d,h)

Notazione: <n.bit>" ' "<base><valore>

binaria, ottale, decimale, esadecimale

Esempio:

espr. normale, semplice

- 4'b0101 indica una costante binaria a 4 bit che vale 5

cosa ho generato?

- 8'h4 indica una costante binaria a 8 bit che vale 4

bit costante

costante estesa su 8 bit

• Repliche e Concatenazioni

- {x{ bitfield }} replica i bit indicati x volte, es. {3{2'b01}} crea 010101

*costante 01 ripetuta
3 volte*

- {bitfield1, bitfield2} concatena i due bitfield, es. {A[7:4], B[5:2]}

*4 bit
da reg. A*

4 bit dal reg. B pos. da 5 e 2

*es. concatenazione
fettine di registri*

Verilog: operatori (1/2)

- In gran parte simile al linguaggio C

Relational Operators

Operator	Application
<	<code>a < b // is a less than b?</code> <code>// return 1-bit true/false</code>
>	<code>a > b // is a greater than b?</code>
>=	<code>a >= b // is a greater than or</code> <code>// equal to b</code>
<=	<code>a <= b // is a less than or</code> <code>// equal to b</code>

Arithmetic Operators

Operator	Application
*	<code>c = a * b ; // multiply a with b</code>
/	<code>c = a / b ; // int divide a by b</code>
+	<code>sum = a + b ; // add a and b</code>
-	<code>diff = a - b ; // subtract b</code> <code>// from a</code>
%	<code>amodb = a % b ; // a mod(b)</code>

Logical Operators

Operator	Application
&&	<code>a && b ; // is a and b true?</code> <code>// returns 1-bit true/false</code>
	<code>a b ; // is a or b true?</code> <code>// returns 1-bit true/false</code>
!	<code>if (!a) ; // if a is not true</code> <code>c = b ; // assign b to c</code>

AND
OR
NOT

Verilog: operatori (2/2)

- Gli operatori sono in gran parte simili a quelli del linguaggio C

Nota: evidenziate in blu le parti con comportamento diverso rispetto al C

Equality and Identity Operators

Operator	Application
=	c = a ; // assign a to c
==	<pre>a == b; //equal ? //0==0→1,1==1→1,0==1→0, // 0==X→X,1==X→X //e.g., `hx == `h5 returns X //val. undefined //con tutti i</pre>
!=	c != a ; // is c not equal to // a, returns 1-bit true/ // false logic equality
===	<pre>a === b; //identical? (returns 1 bit) //also 0,1,X,Z must be identical to get 1 // Hex constant X //e.g., `hx === `h5 returns 0 Falso</pre>
!==	<pre>a !== b; //not identical? (returns 1 bit) //also 0,1,X,Z must be identical to get 1 //e.g., `hx !== `h5 returns 1</pre>

Unary, Bitwise and Reduction Operators

Operator	Application
+	Unary plus & arithmetic(binary) addition
-	Unary negation & arithmetic (binary) subtraction
&	b = &a ; // AND all bits of a
	b = a ; // OR all bits
^	b = ^a ; // Exclusive or all bits of a
~&, ~ , ~^	NAND, NOR, EX-NOR all bits to-gether c = ~&b ; d = ~ a ; e = ^c ;
~, &, , ^	bit-wise NOT, AND, OR, EX-OR b = ~a ; // invert a c = b & a ; // bitwise AND a,b e = b a ; // bitwise OR f = b ^ a ; // bitwise EX-OR
~&, ~ , ~^	bit-wise NAND, NOR, EX-NOR c = a ~&b ; d = a ~ b ; e = a ~^ b ;

Shift Operators and other Operators

Operator	Application
<<	a << 1 ; // shift left a by // 1-bit
>>	a >> 1 ; // shift right a by 1
?:	c = sel ? a : b ; /* if sel is true c = a, else c = b , ?: ternary operator */
{}	{co, sum } = a + b + ci ; /* add a, b, ci assign the overflow to co and the re- sult to sum: operator is called concatenation */
{ {} }	b = {3{a}} /* replicate a 3 times, equivalent to {a, a, a} */

Controlla se tutti i bit sono identici
anche X o Z

1)

x	x	x	x	1	1	0	0
---	---	---	---	---	---	---	---

2)

x	1	x	1	1	x	x	x
---	---	---	---	---	---	---	---

== vero
=== falso

Opera riducendo tutti i bit a uno solo:
in altri termini opera "orizzontalmente"

Concatenation

Replication

con concatenazione
{a,b,c, a+b+c}

Verilog: Reti Combinatorie e Timing associato

rete combinatoria
l'assign, istante per
istante quello che esso
dipende da quello che
entra

- Una rete combinatoria si indica con «**assign**» seguita dall'equazione booleana:

SITUAZIONE
IDEALE, rete
senza tempo di
propagazione

assign
descrittore una rete combinatoria


condizione
ideale, nessun ritardo
tra ingresso
e uscita
n = ~b



- Per indicare il tempo richiesto da tale operazione («tempo di propagazione») t_p si aggiunge questa notazione:

assign #2 n = ~b;

- '#2' indica un ritardo di 2 ns ('ns' è il default - ma si può cambiare la scala)



Nota: "assign" indica quindi un assegnamento continuo

- Ad ogni variazione delle variabili a destra, viene generata (col ritardo specificato) una variazione delle variabili a sinistra del segno di '='
- Inoltre ciò avviene in parallelo ad ogni altro assign

in parallelo



se ho più assign, vengono assegnati
istantaneamente
in parallelo

Esempio: Half Adder in Verilog

senza Carry in

Somma = XOR bit in ingresso

- Dichiaro innanzitutto un modulo con determinati nomi per gli ingressi e le uscite:



ho resto solo quando
entrambi bit ingresso
sono 1

Scatolina

```
module half_adder(a,b, sum,carry);  
  input a,b;  
  output sum,carry;  
  assign sum = a ^ b;  
  assign carry = a & b;  
endmodule
```

ingressi

uscite

comportamento

definizione di modulo

argomento

rete logica di altre reti combinatorie ecc

ho descritto il modulo

me descrivo il comportamento, 2 reti logiche

- Verilog keywords: **input, output, module/endmodule**

Definiamo cosa avviene e quando.

opere. in parallelo

Assegnamento procedurale: initial e always

- Quando si assegna un valore ad un registro (keyword 'reg'), l'assegnamento DEVE essere fatto:

assegn. registro solo in 2 momenti, o all'inizio o sempre al verificarsi di un evento

i) All'inizio della simulazione (caso tipico del segnale di reset) tramite la keyword 'initial', es.:

accendo il circuito

```
reg reset;
```

tutto ciò che è un initial, viene eseguito a $t=0$

initial reset=0; //initial viene eseguito nel primo timestep di simulazione
questo accade all'inizio se ne può far fare, o usare blocco begin-end o usare initial

ii) Al verificarsi di un evento (es. al variare di segnale) tramite la keyword 'always':

```
reg out; wire in1, in2;
```

ad ogni timestep verifico se in1 o in2 è attivo

```
always @(in1 or in2) out=1;
```

//always → check ad ogni timestep in cui variano i segnali indicati nella lista di sensibilità @(...)

Se uno dei due segnali è attivo, out=1, viene sempre controllato, etc

Assegnamento non-bloccante ('<=') e bloccante ('=')

opere. sempre in parallelo

assegnamento sequenziale

blocco da begin e end, non ad ogni timestep

Negli assegnamenti procedurali posso avvalermi di due diverse sintassi:

- Assegnamento NON-BLOCCANTE: es. `out1<=1; out2<=0;` // i due registri vengono assegnati in parallelo
- Assegnamento BLOCCANTE: es. `out1=1; out2=0;` // viene prima assegnato out1 e poi out2

Nota: gli assegnamenti all'interno di uno stesso comando initial o always possono essere racchiusi in un cosiddetto «blocco begin-end»; es. `begin out1<=1; out2<=0; end`

Modello di esecuzione: ad ogni timestep di simulazione

non sequenziale

- Vengono valutate tutte le espressioni bloccanti e assegnate (in successione se all'interno di begin-end)
- Vengono valutate le parti a destra degli assegnamenti non-bloccanti e poi assegnate tutte in parallelo


espressioni valutate in timestep

ad ogni nuovo timestep vengono valutate

Esempio: multiplexer a 4 ingressi di 64 bit

gli assegnamenti:

gruppi di
bit a 64 bit
ma solo un
gruppo di bit
viene congegnato



log₂ 4

Bus a
64 bit

Stile case
a seconda del
valore di
Sel

bit di
controllo

```
module Mult4to1(In1, In2, In3, In4, Sel, Out);
    input [63:0] In1, In2, In3, In4; //four 64-bit inputs
    input [1:0] Sel; //selection signal
    output [63:0] Out; reg [63:0] Out; //64-bit output
    always @(In1 or In2 or In3 or In4 or Sel)
    case(Sel) //4->1 mux
        0: Out <= In1;
        1: Out <= In2;
        2: Out <= In3;
        default: Out <= In4;
    endcase
endmodule
```

Notazione per indicare più bit

Notazione "reg":
memoria interna (registro)

sempre in e out

Salvo
out su
reg.

mantengo
uscita non
su filo ma
in registro


Notazione «always @(...)» :
qualcosa accade quando vengono
variati i seguenti segnali indicati in "@(.....)"

Notazione «casex/endcase»
funziona come il «switch» del linguaggio C


Out una volta case
registro e come uscita

- Verilog keywords: **reg, always @(...), casex/endcase**

Nota1: il registro non c'era nella definizione iniziale del multiplexer; è stato messo per comodità di avere un valore stabile in uscita



Esempio: ALU



rete
combinatoria
fatta con NOR

seleziona operatore


```

module alu(a,b,aluoperation, result,zero, carryout);
    input[63:0] a, b; input[2:0] aluoperation;
    output[63:0] result; reg[63:0] result;
    output zero, carryout;
    assign zero = (result==0);
    always @(aluoperation or a or b) //re-evaluate if these change
    case (aluoperation)
        0: result <= a & b;
        1: result <= a | b;
        2: result <= a + b;
        6: result <= a - b;
        7: result <= a < b ? 1:0;
    default: result <= 0; //default to 0, should not happen
    endcase
endmodule
    
```

Zero = rete combinatoria separata

seleziona oper.

caso che non deve accadere



Nota1: sul Patterson viene fatto il caso con 4 bit di ALUctl: noi ne useremo 3 (il che implica che non vedremo il caso della 'nor' della fig. A.5.15). *con caso NOR*

Esempio: ROM 4x8

memoria con 4 locazioni a 8bit barbaio 2 bit per indirizzarlo

rete logica del NOR di OE e CS

```
module ROM(d7_d0, address, cs_, oe_);
```

```
    input [1:0] address;
```

```
    output [7:0] d7_d0;
```

```
    input cs_; chip-select
```

```
    input oe_; output-enabled
```

```
    wire alfa = ~(cs_ | oe_); chip-select NOR
```

```
    assign d7_d0 = rete combinatoria
```

```
        (alfa == 0) ? 'BZZ : LOCATION(address);
```

riuso l'input in modo incapsulato

```
function [7:0] LOCATION;
```

```
    input [1:0] address; indirizzamento
```

```
    casex(address)
```

```
        0: LOCATION = 0; 0
```

```
        1: LOCATION = 1; 20
```

```
        2: LOCATION = 2; 30
```

```
        3: LOCATION = 3; 40
```

```
    endcase
```



```
endfunction
```

```
endmodule
```

LOCATION = uscita ad 8bit e per fare ingresso

incapsulo serio di input.

risultato 8 BIT combinatorio




Verilog può restringere anche le rete con transistor




• Verilog keyword: **function**

REALIZZAZIONE DEL PROCESSORE RISC-V

(V. PHRV1, APPENDICE A.8, CAP. 4.3)



Register File: logica di scrittura



n = numero di registri disponibili (e.g. 32)

$k = \log_2(n)$ (e.g. 5)

m = larghezza dei registri (e.g. 64)


Nota: la struttura di un registro verrà esaminata in dettaglio in una lezione successiva

Nota: sul Patterson viene dato per implicito il segnale clk.

Register File: logica di lettura

leggere contemporaneamente 2 register,
es. somma, ho 2 operandi, voglio leggerli insieme

- Si usano i flip-flop di tipo D *post-pago multiplex in uscita*



es. 32 reg, ho multiplex con m ingressi a m fili
multiplexer pilotato da $k = \log_2 m$ fili

```
module regfile(clk, we3, ra1, ra2, wa3, wd3, rd1, rd2);
    input clk, we3; input[4:0] ra1, ra2, wa3; input[63:0] wd3;
    output[63:0] rd1, rd2; reg[63:0] rf[0:63];
    // three ported register file: read two ports
    combinationaly
    // write third port on falling edge of clk; register 0
    hardwired to 0 so should never write
    always @(negedge clk) if (we3) rf[wa3] <= wd3;
    {
        always @(ra1) rd1 <= (ra1 != 0) ? rf[ra1] : 0;
        always @(ra2) rd2 <= (ra2 != 0) ? rf[ra2] : 0;
    }
endmodule
```

Handwritten notes on the code:

- severa qualcon* (severe condition)
- edge* (pointing to the negedge clk)
- se non c'è ra1 e ra2* (if not ra1 and ra2)

• Register File

$$k = \log_2 m$$

m = numero di reg

• r_{a1} e r_{a2} , ingressi a k bit per leggere operandi

• Un ingresso a k bit per scrivere dato W_{a3}

• m fili per dato W_{d3} da scrivere W_{e3} per controllo

• uscita da m bit per operandi da leggere

branch equid


Altra logica sparsa e Memoria principale

- Nel caso della beq, l'offset di salto può essere sia positivo che negativo e specificato su 12 bit:
occorre una rete di estensione dell'operando con segno da 12 a 64 bit

- Questo è anche il caso della load e della store

- Inoltre: rete per moltiplicare per due (branch)

Gen. Immediate Unit




non ho più
bit a dispo.

rete estensione del segno

```
module signext(input [11:0] a,
               output [63:0] y);
  assign y = {{52{a[11]}}, a};
endmodule
```


Replica
11 52 volte

replica bit sign.



64-12 volte

Multiply-by-2 Unit




Shift by 1, a x 2

rete per moltiplicare per due (branch)
insensico

```
module sl1(input [63:0] a, output [63:0] y);
  // shift left by 1
  assign y = {a[62:0], 1'b0};
endmodule
```

il bit meno sign.

BIT 63 bitto via




← cancella

shift bit 63, meno bit a 0

Fuori dal processore

- La memoria istruzioni e la memoria dati possono essere viste così:

Instruction memory




memoria a sola lettura
dove sono le ist programma

```
module imem(input [5:0] a,
            output [31:0] rd);
  reg [31:0] ROM[0:63]; //256 Bytes
  // ROM da 256 byte // (i.e., 64 words)
  assign rd = ROM[a];
endmodule
```

corrisponde ist.
32 bit

Data memory unit



we

MemWrite

```
module dmem(input clk, input we,
            input [5:0] a; input [63:0] wd;
            output [63:0] rd);
  reg [63:0] RAM[0:7]; //64 Bytes
  // RAM da 64 byte // (i.e., 8 dwords)
  // a=byte aligned, RAM=dword align.
  assign rd=RAM[a[5:3]];
  always @(posedge clk)
    if (we) RAM[a[5:3]] <= wd;
endmodule
```

logica
scrivere

Nota: sul Patterson la memoria dati ha anche il segnale MemRead (qui lo eliminiamo per semplicità)

Nel processore serve operando immediato

serve immediato p.es. con

1) LOAD / WRITE

100 (X5)
↑ ↑
OFFSEt valore Base

$X5 + \text{base}$

indirizzo Base + OFFSEt

2) BEQ X5, X6, LABEL

↓
PC + 100 è a program counter + 100

label

Branch equal, salto

confronto 2 registri X5 e X6 e poi salto di 100 clock

3) ADDI

$X5 = X5 + \text{base}$

ADD immediato, aggiunge al reg. X5, 100

per usare l'immediato

- Includo +100 nell'istruzione, non ho tutti i bit a disposizione, ne uso 12, ma il nostro processore è a 64 bit, devo estendere il 100 al segno

Estendo con Segno


Estensione di bit = Se possiede replica bit 0, abbinare replica bit 1

Mantengo così il segno

Immediato è su 12 bit, il mio processore è a 64 bit, serve della logica per estendere i 12 bit a 64

Le istruzioni sono sempre a multipli di 2, nella branch, fa comodo fare moltiplicazioni $\cdot 2$, che faccio shiftando verso sx (moltiplic.)

processore esegue ciclo di Fetch in EXCEPTE



manca rete di controllo
per gestione controllo di lettura/scrittura,
registri / memoria sbil, j-altern
multiplexer o le operazioni
nell'alv

Merale $ME_{nWMTC} = 0 \Rightarrow \log p$



- c.f. PHRV1
figura 4.11

Manuale Defetto Controllo, in pr. elementari
aromatici, Benz. Vetro, AUSAC ecc