

Lezione 5: Reti Logiche Sequenziali Elementari

Def. • (richiamo) Reti **COMBINATORIE** (RC o CN = Combinatorial Network)

- In qualunque istante
- le uscite sono funzione del valore che gli ingressi hanno in quell'istante *non hanno memoria*
- { Il comportamento (uscite in funzione degli ingressi) è descritto da una tabella *tabella di verità* }
- NON CONTENGONO ANELLI DI RICHIUSURA

• (richiamo) Reti **SEQUENZIALI**

- In un determinato istante
- { le uscite sono funzione del valore che gli ingressi hanno in quell'istante e dei valori che gli ingressi hanno assunto precedentemente
- Presentano Stati Interni (sono quindi reti dotate di **MEMORIA**)
→ La descrizione è più complessa di una semplice tabella
- PRESENTANO ANELLI DI RICHIUSURA

Reti Sequenziali Asincrone e Sincrone

- Le Reti Sequenziali possono essere di tipo


- asincrono (non richiede un segnale di clock)
- sincrono (richiede un segnale di clock)

Definiamo quindi cosa è un SEGNALE DI CLOCK

- Il segnale di clock (o semplicemente «clock») è un segnale periodico* (idealmente un'onda quadra) che serve per fornire un riferimento temporale ben preciso per effettuare le operazioni

Clock, idealmente un'onda quadra.

Ad esempio si può prendere come riferimento il fronte in salita (rising edge) o quello in discesa (falling edge)



onda periodica

* Nota: caratterizzato quindi da un periodo T_c (cycle time) ovvero dalla sua frequenza $f_c = 1/T_c$ periodo dell'onda quadra

Nota2: Il segnale di clock viene tipicamente generato da un circuito elettronico chiamato "oscillatore" che usa la risonanza meccanica di un quarzo per generare una forma d'onda a una data frequenza


oscillazione al quarzo, eccitato da una corrente, genera una forma d'onda molto

- Dobbiamo inoltre definire l'elemento di MEMORIA: per fare questo ci serviamo delle Macchine a Stati Finiti (FSM)

Possiamo implementare una Rete Seq. Sincrona con le

Macchine a Stati Finiti (o FSM==Finite State Machine) Macchine a Stati Finiti

- è un gruppo Un gruppo di stati e di transizioni = *Macchine a Stati Finiti*



es. un termostato

*intervallo di steser:
da 20 e 22*

Ci si sposta da uno stato all'altro seguendo una linea di transizione SE la condizione dalla transizione è soddisfatta

Macchine stati FINITI è un gruppo di Stati
e Transizioni

Macchine a Stati Finiti (2)

Per tutti gli input ho un comportamento specifico

- Nel campo dell'architettura dei calcolatori, le FSM sono molto importanti in quanto godono delle proprietà di essere:

- **complete** *Seo specificati tutti i comportamenti possibili, tutti gli stati e transizioni posso univocamente avere solo questi stati e transizioni definiti*
 - → tutti gli stati definiscono transizioni per tutti gli input *tutti stati e trans. possibili sono già specificati*
- **deterministiche**
 - se si presenta un dato ingresso seguo sempre un dato arco *dato un ingresso, mi comporta in un modo preciso*

nei momenti di

transizione, il circuito non è ideale, ma ha vulnerabilità, che generano errori casuali

non come programmi, che possono contenere bug

la macchina si comporta in modo molto preciso

- Inoltre, le FSM possono essere implementate fisicamente tramite Reti Logiche dette Reti Sequenziali

- Le Reti Sequenziali possono avvicinarsi al comportamento ideale di una FSM facendo in modo che le transizioni fra uno stato ed il successivo avvengano in intervalli di tempo molto limitati:

- o utilizzando particolari accorgimenti costruttivi (riduzione ALEE*)

- o effettuando le transizioni su un fronte del clock

limbo gli istanti in cui le reti sono sensibili

intervallo di variazione sensibile limitato se uso un fronte di un clock


*Nota: la motivazione di rendere sensibili le reti agli ingressi solo in intervalli molto limitati risiede nella necessità evitare che oscillazioni temporanee dell'uscita si propaghino agli ingressi di altre reti generando ALEE (v. slide successive).

L'elemento di memoria

Voglio memorizzare da qualche parte un bit

- La FSM più semplice che si possa immaginare (e che varia il proprio stato) è una rete a due soli stati 0 1
- Tale rete non rappresenta altro che un bit di informazione e quindi permette di implementare **un elemento di memoria**

quindi = transizione tra 0 e 1



posso cambiare tra gli stati

bit: elemento di memoria che varia tra 0 e 1 può cambiare stato tra 0 e 1


la modello come

Rete Sequenziale, elemento di Memoria / macchine Stati finiti con 2 soli stati

Posso realizzare un elemento memoria inverter, buon candidato

Realizzazione di elementi di memoria con reti combinatorie

- Abbiamo visto che l'elemento più semplice che riusciamo a realizzare facilmente su silicio è **un** inverter... con 2 MOS, un PMOS e NMOS
- Il modo più semplice per realizzare un elemento di memoria usando inverter è di utilizzare **due** inverter... richiusi ad anello



2 inverter in cascata e chiusi ad anello, rete sequenziale

Se in Q mettiamo 1, dopo I2 è 0, e dopo I1 c'è ancora 1


- Questo circuito digitale presenta **DUE STATI** stabili (si dice pertanto che è **bistabile**):

- i) $Q=0$ (e di conseguenza $\bar{Q}=1$)
- ii) $Q=1$ (e di conseguenza $\bar{Q}=0$)

Memorizza 1 e 0 e commuta tra 0 e 1

- Però presenta solo due uscite e nessun ingresso
- Se ben dimensionato fisicamente funziona, altrimenti potrebbe anche oscillare (comportamento **metastabile**)

Perfezionando il bistabile usando la tecnologia CMOS



- In questo modo si può attivare l'elemento tramite il filo address e:
 - Imporre un 1 logico (bit=1, /bit=0) oppure uno 0 logico (bit=0, /bit=1)
 - Oppure leggere il valore Q senza distruggere il contenuto
 - Questo tipo di cella di memoria viene usata per realizzare le SRAM (Static RAM)* → l'informazione rimane memorizzata fintanto che la cella è alimentata
 - In tecnologia CMOS si realizza con 6 transistor (2 per ogni inverter e due per i due transistor di passo)
- cella non indipendente
dallo indirizzo address
imporre bit e /bit*


cella non indipendente,
due piastre addosso e
imponere braccia e braccia

Roberto Giorgi, Università di Siena, C124L05, Slide 7

Latch SR


ALTRA idea per un elem. di Memoria. Sostituisco WENTER con NOR (2 PMOS serie, 2 NMOS parallelo)

- L'elemento di memoria realizzato con due inverter è in grado di memorizzare l'informazione ma non ha una forma "autocontenuta" per memorizzare il dato (bit e /bit devono essere collegati solo in certi istanti, via address)




- Posso allora utilizzare porte NOR (anziché porte NOT) e usare uno dei due ingressi per modificare lo stato (analoghi a /bit e bit della singola cella) realizzando così il cosiddetto latch SR

- Idea $S = 1 \Rightarrow \text{Set}, Q = 1$
- $R = 1 \Rightarrow \text{Reset}, Q = 0$




invece di 2 inverter, uso 2 porte NOR



uso porte NOR, ho un filo in più di controllo per imporre Set e Reset

se Set = 1, Reset = 0



rete sequenziale notevole

CIRCUITO ASINCRONO

FUNZIONAM. CRITICO, VA

DIMENSIONATO CON MET.

- Nota - chiameremo:

- Latch**: elementi che variano lo stato su un **livello** di un segnale di clock
- Flip-flop**: elementi che variano lo stato su un **fronte** di un segnale di clock

rispetto al segnale di clock

quando arriva l'informazione

rendo la rete meno sensibile se faccio variare lo stato su un livello

Elemento di memorizzazione in logica sequenziale asincrona

Il latch SR

Latch vengono caratterizzate con una Tabella verità che ne spiega comportamenti

- l'uscita dipende dai segnali presenti sugli ingressi e dai segnali precedentemente presentati in ingresso

Tabella verità Latch SR



Tabella deve essere implementabile e verificabile
DIVERSA da Tabella di Verità semplice, uscita dipende da Stato preced.

Come si vede da questo esempio per $SR=00$, sia $Q=0$ (a) che $Q=1$ (b) sono situazioni possibili:

Verifico

S	R	Q	$\bar{Q}$
0	0	Q	$\bar{Q}$
0	1	0	1
1	0	1	0
1	1	---	---

CONSERVA (circled 0,0)
effetto memoria (arrow from Q to Q)
uscita condiz. da stato prec.
Se ingressi 0, conservo solo me.
non specificato (crossed out 1,1)
Si dice che "conserva"
IL LATCH CONSERVA
CASO FASTIDIOSO (arrow to 1,1)
il circuito può oscillare (arrow to 1,1)
SET (under S), *RESET* (under R)



Schema logico

entranti 1 Q 1Q ?? con limite

Tabella di Verità
Se S e $R=0$, conserva

Latch SR in Verilog

modellare un ritardo, oggetto reale, ritardo di propagazione

```

module Latch_SR (Q, QN, S, R)
    input S, R;
    output Q, QN;
    assign #1 Q = ~(R | QN);
    assign #1 QN = ~(S | Q);
endmodule
    
```


IN OUT

Porta NOR


2 Reti combinate

Porta NOR

risultato




Simbolo →



Latch ha un simbolo con quadratino

Reti sequenziale in Verilog, modelliamo un ritardo



ogni NOR ha bisogno di 4 transistor, 2 PMOS in parallelo, e 2 PMOS serie

S-R cloccato

ANTEBANDO ad S e R un segnale di clock,

Il Latch SR è sempre sensibile ad ogni variazione di S e di R: **CLOCK COME CHIAVE**
 per fare in modo che S e R vengano ascoltati solo in determinati istanti si può usare un segnale di abilitazione Ck *porte controllate dal clock*

L'SR-cloccato, sente S e R solo quando il segnale Ck (clock) vale 1 *ascolto S e R quando clock è a 1*


clock come chiave, porte AND bloccate => Stato conservare

Ck	S	R	Q	/Q
1	0	0	Q	/Q
1	0	1	0	1
1	1	0	1	0
1	1	1	---	---


Segnale di abilitazione Ck

Stato conservare

Tabella di Verità



Schema logico



Simbolo

quando clock è 0, le porte sono bloccate, conservano se clock = 1, lo vecchio comportamento

Più controllabile il LATCH

AND: con 6 trans NAND: con 4 trans

S-R edge triggered è un FF, sensibile sul FRONTE
S-R edge triggered *Caso FlipFlop* *Sensibile sul Fronte di discesa*

METTO IN CASCATO 2 SR clockati, in modo i Q₁ e Q₂ e NEGLO IL secondo FF

In questo caso vogliamo sensibilità solo sul fronte in discesa

2 S-R CLOCKATI IN CASCATO, in modo utile e i negati e l'output e l'output negato

Ck	S	R	Q	/Q
FRONTE IN DISCESA	0	0	Q	/Q
	0	1	0	1
	1	0	1	0
	1	1	---	---
PRIMO LATCH BLOCCATO, SECONDO LATCH BLOCCATO	X	X	Q	/Q
	X	X	Q	/Q
FRONTE IN SALITA	X	X	Q	/Q

PRIMO LATCH BLOCCATO, SECONDO LATCH BLOCCATO

CONSERVA

CONSERVA

Schema logico

FRONTE SALITA CONSERVA IL PRIMO LATCH E BLOCCATO E Q₁ E Q₂ SI CONSERVANO

Layout simbolico: 42 transistor


2 trans. per invertire Ck

4*NOR+4*(NAND+NOT)+ 2 per /Ck=4*4+4*(4+2)+2

Tabella di Verità


Sui fronti in salita, solo con Ck=0 inizialmente, ma lo stato si conserva, e lo porta al 2° che ora è sempre = 0 (negato, Ck forza 1)

Sensibile FRONTE DISCESA




Simbolo

Può essere:



Sensibile sul fronte in salita



Sensibile sul fronte in discesa

FLIP FLOP

Fronte in Salita

$$C_k = 0$$

(Primo LATCH bloccato, chiuso)

qualunque con lui sia, viene passato al
2° Latch lo stato preced.

dopo nel primo flip
le cose cambiano

$$C_k = 1$$

, 2° flip è chiuso, $\bar{C}_k = 0$

anche se è variato il primo, l'uscita non lo
sente

Fronte in discesa

$C_k = 1^{\circ}$ LATCH ascolta, CAMPIONA UN ISTANTE PRIMA


sensibilità solo nel fronte in discesa

della DISCESA, e lo passa lo STATO

2° Latch che ora è quello

perché $\bar{C}_k = 1$ ora, lo passa in uscita

Se so che è un Flip Flop master =



Complicato. Uscire quando varia ingresso

valori costanti che influenzano il risultato

Alee (Glitches/Hazards)


capiremo prima in discesa, capiranno, poi in salita
Sensibilità solo con fronte in discesa.

- Può accadere che variando un ingresso, si creino variazioni multiple dell'uscita

- Esempio: rete con alee

gli altri

Somma di prodotti



Y	AB			
	00	01	11	10
C	0	1	0	0
	1	1	1	0


$$Y = \overline{A}\overline{B} + BC$$

circolo reale

→ È importante essere in grado di analizzare il comportamento temporale di una rete logica (**timing**)

ogni rete logica comporta un RTARDO
diversi percorsi di diversa lunghezza

Ho cammini con diversa lunghezza, delay diversi




L'uscita ha una oscillazione

Short Path
Short path influenza prima l'uscita

nel secondo il cui cambia N2, ora per un fronte di N1=0 e N2=0

B=1



la porta AND N2 influenza prima di N1

N2 cambia prima

HO ISTANTE NON NULLO IN CUI USCITA È ANDATA INASPETT. A 0

glitch
oscillazione momentanea e inaspettata dell'uscita di un circuito digitale

GLITCH = oscillazione momentanea e inaspettata dell'uscita di un circuito digitale

uso più possibile i FF per compen-
sare le uscite, dati stabili


più grande è il carico, più è lo per il ritardo di avere l'uscita

conservare
altrove

Timing

ecco perché sono utili flipflop, lavoro solo con fronti e per il resto del tempo
ho dati più stabili.

- Finora abbiamo analizzato solo l'aspetto funzionale della rete senza tenere conto dei tempi di propagazione del segnale fra ingresso e uscita (**behavior**)
- Abbiamo però visto come si possa calcolare il tempo di propagazione per un semplice inverter CMOS



t_p = tempo affinché uscita sia stabile
Stabile al momento di cambio im

- Il **tempo di propagazione** t_p è il tempo necessario affinché l'uscita sia stabile dal momento in cui ho variato l'ingresso
- Si definisce invece **tempo di contaminazione** t_{cd} il tempo che intercorre da quando ho variato l'ingresso a quando inizia a variare l'uscita


tempo di contaminazione, poi segnale bello, poi si stabilizza

t_p = tempo che intercorre da quando ho variato l'ingresso a quando inizia a variare l'uscita

Se pretendo di cambiare un segnale
es. di fronte di un clock
tsetup e thold

devo preparare i miei segnali con un certo anticipo^{Tsetup} e poi devo
mantenerli per un certo tempo^{Thold}, se voglio variare dopo

- I segnali di ingresso SR devono essere stabili durante un fronte del clock (vanno preparati un po' prima $\rightarrow$ tsetup) o fronte un output
- Dopo il fronte si possono tranquillamente variare i segnali tHOLD < T_p e T_{cd}
(dopo aver atteso thold) Se pretendo



1) in una rete ho capito che se
cambio un ingresso, devo
attendere un certo tempo
affinché l'uscita cambi.


$\Rightarrow$ DEFINISCO
tsetup e thold

Se pretendo di variare
un segnale sul fronte
di un clock devo
PREPARARE PRIMA
il mio segnale con
UN CERTO ANTICIPO e
devo ANCHE MANTENERLI per
un certo tempo

- Il **tempo di propagazione** t_p è il tempo necessario affinché l'uscita sia stabile dal momento in cui ho variato l'ingresso
- Si definisce invece **tempo di contaminazione** t_{cd} il tempo che intercorre da quando ho variato l'ingresso a quando inizia a variare l'uscita

Critical path

- Oltre ai ritardi dovuti alla singola porta logica, quando si interconnettono più porte in cascata può accadere che determinati segnali giungano alle varie porte intermedie con ritardi diversi.
Esempio:



In particolare il cammino più lungo fra un ingresso e l'uscita è chiamato **cammino critico (critical path)**


Segnale che influenza direttamente uscita o comunque cammino più corto

Calcolo dei tempi


TEMPO Propagazione RETE = Somma RITARDO degli el.
TEMPO CONTAMINAZ: SOMMA TEMPI CONTAMIN. della SHORT PATH

• Cambiando l'ingresso A da 1 a 0

Ritardo tra inizio variaz. e variaz. uscita Y
Se carico i miei capacitivi



Metodi per calcolo dei tempi delle RETI combinate il t_p e t_{cd} conoscendo i tempi delle singole porte



Costo. del carico capico

$t_p = 2t_{p_AND} + t_{p_OR}$



Tempo Propag = ritardo del path più lungo

Ritardo tra variaz. ingresso e uscita

tempo propag: ritardo long path

• Cambiando l'ingresso D da 1 a 0

Short Path



$t_{cd} = t_{cd_AND}$

Tempo contaminaz = delay
Tempi nel circuito più corto

Tempo contaminaz. = ritardo short path

Ho bisogno di un metodo per calcolare i tempi

Tempi di propagazione tipici

più ingressi, più ritardi

Gate	t_p (ps)
NOT	30
2-input AND <i>6 transistors</i>	60
3-input AND	80
4-input OR <i>AND</i>	90
tristate (A to Y) <i>with own enable control</i>	50
tristate (enable to Y)	35

Ho più ingressi
ho più ritardi
perché devo
passare attraverso
più porte



D-Latch

PIÙ STABILE dell'SR CLOCKATO

- Il latch SR è problematico perché si comporta in modo imprevedibile quando $SR=11$ *perché?*
- I segnali S e R definiscono sia ^{memorizza} cosa _{sull'uscita} che ^{clock} quando le uscite vengono cambiate
 - Il progetto dei circuiti digitali è più semplice se si definisce separatamente cosa cambiare e quando cambiarlo
 - Questo è esattamente cosa fa il D-latch
- D-latch
 - Il segnale D controlla il dato ovvero cosa deve essere l'uscita
 - Il segnale CLK controlla quando lo stato deve essere cambiato

parto da un S-R clockato, metto un NOT in ingresso che vinca S e R

Separo cosa cambiare e quando

D-LATCH, FLIP FLOP SR con Inverter su S e R

D-Latch o D-Transparent

NOT in ingresso che Vuol dire

• Ha due ingressi (D e Ck):


- D rappresenta il dato (indica COSA verrà memorizzato)
- Ck è il clock (indica QUANDO memorizzare)

S e R
Sensibile al
clock
= 1, LATCH


D	Ck	Q
CONSENSO X	0	Q
S=0 R=1 0	1	0
S=1, R=0 1	1	1

con clock a 0, qualche
cosa accade in ingresso,
consenso

USCITA
segue
l'ingresso D



Schema logico




Simbolo del
D-Latch

Tabella di Verità
USCITA INSEGUE INGRESSO
è TRASPARENTE


Layout simbolico: (22 transistor=20 SR-cloccato + 2 per NOT)

D-Latch o D-Transparent (esempio)



FLIP FLOP D *inverter su SR clock* **D-edge triggered** *com Flip Flop. ET SR Clock ab di Prati, 42 Design + 2*


- L'uscita cambia solo sul fronte in salita del clock



Flip Flop
 Commuto solo
 sul fronte
 di salita


D	Ck	Q
X	1	Q
X	0	Q
X		Q
0		0
1		1

Tabella di Verità



Schema logico

Più stabile
 ma costa il doppio
 dei Prati



No Polling
 sensibile
 SUIA

Simbolo del
 D-Edge-Triggered

Layout simbolico: 44 transistors
 (42 per SR-ET + 2 per NOT)

FLIP FLOP D *negative edge triggered*

*SPECULARE RISPETTO
AL PRECEDENTE*


In questo caso vogliamo sensibilità solo sul fronte in discesa

D	Ck	Q
X	1	Q
X	0	Q
X		Q
0		0
1		1

*SR con
NOT*


*in down
clock*

Tabella di Verità




Schema logico a livello di porte

Layout simbolico: 44 transistor
 $= 4 \cdot \text{NOR} + 4 \cdot (\text{NAND} + \text{NOT}) + 2 \text{ per } /\text{Ck} + 2 \text{ per la not su D} = 4 \cdot 4 + 4 \cdot (4 + 2) + 2 + 2$



Simbolo



*Diagramma
Temporale*

Realizzazione in Verilog

```
`timescale 1ns/1ps
module TopLevel;
  reg reset_; initial begin reset_ = 0; #22 reset_ = 1; #500; $stop; end
  reg clock; initial clock = 0; always #10 clock = ~(clock);
  reg D;
  wire ND = dsrms.r;
  wire CK = dsrms.mysrms.ck;
  wire Q1 = dsrms.mysrms.q1;
  wire NQ1 = dsrms.mysrms.qbar1;
  wire NCK = dsrms.mysrms.nck;
  wire Q;
  initial begin
    wait(reset_ == 1); D <= 0; #32 D <= 1; #8; D <= 0; #30 D <= 1; #30; D <= 0; #1000
    $finish;
  end
  DET_SRMS dsrms(D, clock, Q);
endmodule
```

Primo codice che serve è il test

TESTBENCH, serve per simulare il hardware

nel verilog ho 2 porte

2 FLIP FLOP anche MASTER-SLAVE

una istanza solo dell'oggetto da simulare

```
module CSR(s, r, ck, q, qbar); // Clocked SR
  input s, r, ck;
  output q, qbar;
  wire s1, r1, s2, r2;
  assign s2 = q;
  assign r2 = qbar;
  assign #1 qbar = ~(s1 | s2);
  assign #1 q = ~(r1 | r2);
  assign s1 = s & ck;
  assign r1 = r & ck;
endmodule
```

```
module SRMS(s, r, ck, q); // SR Master-Slave
  input s, r, ck; output q;
  wire nck, q1, qbar1, q2, qbar2;
  assign #1 nck = ~ck; // clock invertito
  assign q = q2;
  CSR master(s, r, ck, q1, qbar1);
  CSR slave(q1, qbar1, nck, q2, qbar2);
endmodule
```

```
module DET_SRMS(d, ck, q); // D-Edge Triggered via SR Master-Slave
  input d, ck; output q;
  wire s, r;
  assign s = d;
  assign #1 r = ~d;
  SRMS mysrms(s, r, ck, q);
endmodule
```

Esercizio

D-FF , Flip Flop principe

Reg in Verilog, un D-FF

• Descrivere un D-FF in Verilog

Modi migliori

```
module DFF(clock,D,Q,Qbar);
```

```
  input clock,D;
```

```
  output Q,Qbar;
```

```
  reg STAR;
```

ho definito un D-FlipFlop STATUS REGISTER


```
  assign Q=STAR, Qbar=~STAR; //Qbar è l'opposto di Q
```

Reg = D FLIP FLOP
stato cambia solo con fronte positivo clock

```
  { always @(posedge clock) //assegna sul fronte in salita del clock
    STAR<=D; } negedge (fronte in discesa)
```

```
endmodule
```

D	ck	Q	$\bar{Q}$
X	0	Q	$\bar{Q}$
1	1	1	0
0	1	0	1




D Latch
- inp. out.
reg STAR

D-Latch

```
always @(clock==1) STAR <= D
```


D-FF

```
always @(posedge clock) STAR <= D
```



Confronto Latch vs. Flip-flops

- Latch:
l'uscita cambia non appena cambia l'ingresso
il clock ha valore alto



- Flip-flop:
l'uscita cambia solo su un fronte del clock
(metodologia edge-triggered)

- Elementi in comune:
 - l'uscita è pari al valore memorizzato nell'elemento
(non è necessario fare azioni particolari per leggere il valore)
 - il cambiamento dell'uscita avviene rispetto a un segnale di clock

USCITA pari
al valore
memorizzato

- Nota:
nella logica sincrona si definisce l'istante in cui
un valore è pronto per essere letto sugli ingressi del flip-flop

- non si vuole leggere un dato D
mentre la rete che genera D sta ancora "calcolandone" il valore

Nelle Reti, uso clock per congelare
uscita e evitare glitch

Congelare risultato in step di clock per
forza leggere, lo rende immune a glitch

Con FF-D Faccio una cella di registro, un bit

Cella di registro

, un bit

Realizzo un bit di un registro, con FlipFlop D

• Aggiungo un multiplexer il cui controllo si chiama


- LE = Latch Enable o anche
- WE = Write Enable o anche
- C = Control

aggiungo un MULTIPLEX da 2 in uscita

Cella Registro, Multiplexer
per dire dove andare su FF-D

Vuolò a scrivere quando C è 1

lettura in qualsiasi istante



Vuolò a scrivere quando Write-enable è 1. Posso leggere in ogni momento.


lettura in qualsiasi istante

FlipFlop D pos edge trigger

Simbolo della cella di registro da 1 bit

Registro a m bit

metto m celle di registro affianco, ho un reg. a m bit



- Nell'ultima rappresentazione si intende implicitamente che sia presente un segnale **Ck** per il clock

con più registri, insieme di registri

- **Register file:** insieme di registri
 - Composto da n registri di questo tipo
 - Occorre della logica di scrittura
 - Occorre della logica di lettura

m Registri a m bit
Register File


Register File, insieme di m registri da m bit

$k = 101$, $\text{RegWrite} = 1$ $\text{Write data} = 1101$

Register File: logica di scrittura (richiamo)

Scrivo il numero 13 nel registro 5

N registri disponibili a m bit ciascuno



1) metto uno accanto all'altro gli n registri da m bit

2) uso $k = \log_2(n)$ bit e un decoder per generare il segnale di controllo per accedere a quel reg

3) metto in AND il segnale di INDIZI con quello di scrittura
2,3) al bit di controllo


4) gli impressi D, m fili ($m = \text{larghezza reg.}$)

• qui registro ha m celle, m bit in cui scrivere

• ho n registri

• Se registro è solo solo da decoder e $C = 1$, allora scrivo $D = \text{write data}$.

Register file (writing logic)



seguale clock

quando voglio scrivere.

n = numero di registri disponibili

(e.g. 32) 32 registri.

$k = \log_2(n)$ per 32 bit uso $k=5$ bit e un decoder per generare segnale di controllo che abilita l'accesso a quel reg

(e.g. 5)

m = larghezza dei registri

(e.g. 64)




m bit da scrivere

Per abilitare la scrittura mettiamo in C il segnale di controllo e segnale di indirizzamento

Register File: logica di lettura (richiamo)

Voglio leggere 2 registri, es.
Somma ho 2 operandi

- Si usano i flip-flop di tipo D



- 1) Post-pongo multiplexer in uscita ai registri (m ingressi da m bit)
- 2) ho k bit ($k = \log_2(m)$) che mi pilotano il multiplexer

ho 2^k registri, in uscita ho read data 1, 2

$k = \log_2 m$, serve il controllo che mi dice quale scegliere