

Lezione 6
Reti Logiche Sequenziali
di Mealy e di Moore,
~~Contatori e Addizionatori~~

Simone e
Asimone

Macchina di Mealy asincrona

no separate clock
senza clock

FSM

Modello Proposto
da Mealy di macchina
a stati finiti asincrona

- Le variabili d'uscita, in un determinato istante, sono funzione del valore degli ingressi e delle variabili di stato

effetto memoria del clock

$$\begin{cases} Z(t) = F(X(t), Y(t)) \\ Y'(t) = G(X(t), Y(t)) \end{cases}$$

2 Reti

eq. che descrivono la rete

A(t) stato rete


• dobbiamo sintetizzare 2 funzioni

F insieme di AND o NOR

im
(ingresso: $X(t)$, $Y(t)$)

uscita: $Z(t)$, $A(t)$

Stato pre c.
ingresso
 $X(t)$
↓
Stato succ
||
 $Y'(t)$ $Y(t)$



uscita

Dobbiamo
sintetizzare 2
funzioni, F e G
insieme di AND e NOT
ecc.

dipende anche
da stato precedente

variabili
di stato

$A(t) = Y'(t)$

stato
successivo
segue di uscita

Effetto Memoria
generato dal livello
dei ritardi della
rete

Latch SR
di questo tipo

La rete CN è una rete combinatoria

non è molto solida


Per sintetizzarla bisogna mettere
un elemento di memoria esplicito, che
ora implicitamente è dato dal ritardo

Pongo um elemento de
memória explícito


- $$\left\{ \begin{array}{l} Z(t) = f_L(X(t), Y(t-1)) \\ Y(t) = g_L(X(t), Y(t-1)) \end{array} \right.$$

Salvo Saldamento
lo stato per evitare
problemi di stabilità
Salvo stato in un PF

Y(t-1) è lo stato presente
Y(t) è lo stato successivo



Aspetto il colpo di clock per arrivare nel
 FF-D e calcolare uscita e stato succ. Per minimizzare GLITCH
 Difetto: Se molte macchine Mealy si sommano, Metlay simil. in
 in cascata e chiudo quello
 Cascata



→ ora ho un percorso senza
 elemento di memoria

si crea un percorso interno, e se chiudo un quello, non serve un
 elemento di memoria ^{per la uscita}, creo un quello asincrono se vedo a chiudo
l'uscita di quello

USCITA DIFENDE solo da Stato prec.

Macchina di MOORE (sincronizzata) *l'elemento di memoria in Mezzo tra ingresso e uscita*

- Le variabili d'uscita, in un determinato istante, sono funzione delle sole variabili di stato

Separo f e g


note conl. Sperimenta $Z(t) = f_M(Y(t-1))$ *Colo Funzione dello stato interno precedente*

$$Y(t) = g_M(X(t), Y(t-1))$$

X e stato presente

In MOORE: l'uscita (Z) dipende DIRETAMENTE solo dallo stato (Y)

$Y(t-1)$ è lo stato presente
 $Y(t)$ è lo stato successivo



le f ora sono due blocchi separati

risolto il problema, posso mettere pezzi in cascata evitando di creare un quello instabile

anche Mealy usava un FF sull'uscita

ripreso il modello, lo usavo
in uscita, ho 2 FF

Macchina di Mealy Ritardata (sincronizzata)

- Le uscite sono funzioni delle variabili di stato e degli ingressi, ma risultano sincronizzate


essendo $B(t) = f(X(t), Y(t-1)) \dots$

$$Z(t) = B(t-1) = f_L(X(t-1), Y(t-2))$$

$$Y(t) = g_L(X(t), Y(t-1))$$

In MEALY: l'uscita (Z) dipende DIRETTAMENTE sia dallo stato (Y) che dagli ingressi (X)

$Y(t-1)$ è lo stato presente
 $Y(t)$ è lo stato successivo



Tecnica generale per implementare una FSM con Moore


• S0 → Riscaldamento Spento (z=OFF)

• S1 → Riscaldamento Acceso (z=ON)

USCITA ON/OFF dipende solo da STATO S0/S1


se viene soddisfatta condiz. passo ad un altro stato

T > 22°C (hot) T < 20°C (cold) T < 20°C (cold)



USCITA DIPENDE SOLO DA STATO INT.

Con un circuito dig. Troviamo di genere in forma tabella



Circolo chiusura di anello

$y = z$, è un C.C.

In genere MOORE produce più stati, ma si può implementare usando solo LUT con FPGA

Tabella mi dà stato succ. dato x e y $y(t) = f(x(t), y(t-1))$

STEP1) TABELLA DELLE TRANSIZIONI

STATO PRESENTE (Y)	cold, hot (X)			
	00	01	11	10
S0	S0	S0	-	S1
S1	S1	S0	-	S1

STATO SUCCESSIVO (S)

STEP2) CODIFICA DEGLI STATI

Stato	S=Y
S0	0
S1	1

STEP3) SINTESI DELLA MAPPA PER S

cold/hot y	CN1			
	00	01	11	10
0	0	0	-	1
1	1	0	-	1

$$s = \text{cold} + \overline{\text{hot}} * y$$

Perché ck calcol. nuovo STATO

STEP4) SINTESI DELLE USCITE Z

STATO S	CN2	
	S0	S1
Z	0	1

$$z = y$$

Tecnica generale per implementare una FSM con Mealy

Mealy più veloce, cammino diretto in/out
Macchina Stoli Fini
l'uscita spesso si sa STATI che ingenera -

• S0 → Riscaldamento Spento (z=OFF)

• S1 → Riscaldamento Acceso (z=ON)

In genere MEALY produce meno stati, ma può richiedere sia più FF che logica aggiuntiva

STEP1) TABELLA DELLE TRANSIZIONI

STATO PRESENTE (Y) \ cold,hot (X)				
	00	01	11	10
S0	S0/0	S0/0	-/-	S1/1
S1	S1/1	S0/0	-/-	S1/1

STATO SUCCESSIVO/USCITA (S/Z)

STEP2) CODIFICA DEGLI STATI

Stato	S=Y
S0	0
S1	1

STEP3) SINTESI DELLA MAPPA PER S


cold/hot y	CN1			
	00	01	11	10
0	0	0	-	1
1	1	0	-	1

per S
 $s = \text{cold} + \overline{\text{hot}} * y$


STEP4) SINTESI DELLE USCITE Z (in generale diverso da S)

cold/hot y	CN2			
	00	01	11	10
0	0	0	-	1
1	1	0	-	1

$z = s$
 $z = \text{cold} + \overline{\text{hot}} * y$
 $= s \text{ (in questo caso)}$



uscita imbolata
 non solo stati ma
 su archi:
 $z(t) = f(x(t), y(t-1))$
 MSF diversa



Modello per scrivere in Verilog.

Template generale per Moore in Verilog

```
module Moore(z,x,clock,reset_);
```

```
input clock, reset_;
```

```
input [N-1:0] x;
```

```
output [M-1:0] z;
```

```
reg [K-1:0] STAR;
```

```
parameter S0=codifica0, ..., SKmenol=codificaKmenol;
```

```
always @(reset_==0) #1 STAR<=stato_iniziale;
```

```
assign z=(STAR==S0)?codifica0:
```

```
      (STAR==S1)?codifica1:
```

```
      ...
```

```
      /* (STAR==SKmenol) */ codificaKmenol;
```

```
always @(posedge clock) if (reset_==1) #3
```

```
  casex (STAR)
```

```
    S0: STAR<=g0(x);
```

```
    S1: STAR<=g1(x);
```

```
    ...
```

```
    SKmenol: STAR<=gKmenol(x);
```

```
  endcase
```

```
endmodule
```

quando accendo il sistema, resetto lo stato iniziale

- quasi stato ho
- codifica
- stato iniziale

registro di stato

000 001 010

NOTA: Y non è altro che STAR

colleg. diretto stato e uscita

descriz. 2 fasi

$f_M(Y)$ rete combinatoria che collega diretto stato $Y(t-1)$ e uscita $Z(t)$

controllo edge: frontiera reset

reset è solo ribrezzo

assegno dello stato nuovo valore dello stato

g commuta sul fronte

In gM la dipendenza dalla Y è attraverso il «casex(STAR)»

$g_M(X,Y)$

non c'è y perché $y = \text{STAR}$, ignora

per f c'è un elemento di stato nel mezzo, FF commuta es. su un fronte

Macros co Coefficienti in ingresso

Esempio - riconoscitore di sequenza 11,01,10 con Moore

```

module ricseq110110moore(z,x,clk,reset_);
  input          clk, reset_;
  input  [1:0]    x;
  output          z;
  reg  [1:0]      STAR;
  parameter S0='B00,S1='B01,S2='B10,S3='B11;
  always @(reset_==0) #1 STAR<=S0;
  assign z=(STAR==S3)?1:0;
  always @(posedge clk) if (reset_==1) #3
    casex (STAR)
      S0: STAR<= (x=='B11')?S1:S0;
      S1: STAR<= (x=='B01')?S2:(x=='B11')?S1:S0;
      S2: STAR<= (x=='B10')?S3:(x=='B11')?S1:S0;
      S3: STAR<= (x=='B11')?S1:S0;
    endcase
endmodule
  
```

codifica STAR

STPTO 1112

descri. uscita, f(y(t)) 3,1,2 seq

Se x==11, STAR=S1, direct STAR=00


altri 2 casi

Case :
Tante righe grandi
sono gli stati.

Calcolo STAR in base agli input
 $g(x(t), y(t-1))$


Bene su fronte in scala

Voglio un sistema digitale che riconosca sequenze



Voglio un sintomo digeribile

$t, x = 11$




$$z(t) = F(y(t-1)) \quad t,$$

$$y(t) = g(x(t), y(t-1))$$

mi ricordo di dove ero prima

1, 10, (row) all rows

Alcunosatle Secuena del Tip 44, 01, 10, (rore) *alcosable*



Stato inverte lo indico con 2 cerchi.

desotto il mio pannello, codificato

Describo NoStop uscita. $\Rightarrow$ Rete va a 1 quando sei in S_3
quando $STAR = S_3$

Template generale per Mealy in Verilog

```

module Mealy(z,x,clock,reset_);
  input          clock, reset_;
  input  [N-1:0]  x;
  output [M-1:0]  z;
  reg    [K-1:0]  STAR;
  parameter S0=codifica0, ..., SKmenol=codificaKmenol;
  always @(reset_==0) #1 STAR<=stato_iniziale;
  assign z=(STAR==S0)?f0(x):
           (STAR==S1)?f1(x):
           ...
           /* (STAR==SKmenol) */ fKmenol(x);
  always @(posedge clock) if (reset_==1) #3
    casex(STAR)
      S0: STAR<=g0(x);
      S1: STAR<=g1(x);
      ...
      SKmenol: STAR<=gKmenol(x);
    endcase
endmodule

```

codifica stato

NOTA: Y non è
altro che STAR

Sia STAR che x $z = f_L(x(t), y(t-1))$

$f_L(X,Y) \quad z = f_L(x(t), y(t-1))$

*Come rapp. stato succ.
a partire da un
ingresso e
stato prec.*

$g_L(X,Y)$


In g_L la dipendenza
dalla Y è attraverso
il «casex(STAR)»

$y = g_L(x(t), y(t-1))$



Stesso riconoscimento con Mealy

Riconoscere sequenza 11, 01, 10



• Vario solo lo uscita in base all'ingresso e stato prec.

(MEALY)

• Ho 3 stati

• Causa solo c'è sull'arco

• negli stati non c'è la specifica dell'uscita ma c'è il valore zero e sull'arco

Mealy, causo stato sull'arco, solo transizione

Mio con Moore avevo bisogno di uno stato in più perché l'uscita dipende solo dallo stato prec, dunque posso leggere solo da esso, non posso dire "Se stato è S2 e ingresso è 11, l'uscita è 1", ma posso solo dire "Se sono in S3, allora significa che si è verificata la causa, allora uscita è 1".
Moore infatti $z(t) = f(y(t-1))$

Con Mealy invece posso farlo, in questo posso confrontare input e stato insieme
$$z(t) = f(x(t), y(t-1))$$

Esempio - riconoscitore di sequenza 11,01,10 con Mealy

```
module ricseq110110mealy(z,x,clock,reset_);
```

```
input      clock, reset_;
```

```
input [1:0] x;
```

```
output z;
```

```
reg [1:0] STAR;
```

```
parameter S0=`B00, S1=`B01, S2=`B10; codifica stato
```

```
always @(reset ==0) #1 STAR<=S0;
```

assign z = ((STAR==S2) & (x==`B10')) ? 1 : 0; *Se S2=S2 e rinvio lo dove sono a fine seq Z fine di S2 e y*

```
always @(posedge clock) if (reset == 1) #3
```

casex (STAR)


S0: STAR<= (x== 'B11) ?S1 :S0 ;

S1: STAR<= (x== 'B01) ?S2: (x== 'B11) ?S1:S0;

S2: STAR<= (x== 'B11) ? S1 : S0 ;

endcase

endmodule



Template generale per Mealy Ritardato in Verilog

$$B(t) = P(x(t), y(t-1))$$

$$z = P(x(t-1), y(t-2)) = B(t-1)$$

sposto la
h nel case x

nell'origin scrivo
che l'uscita
e' come e' out n

NOTA: Y non è
altro che STAR

```
module MealyRitardato(z,x,clock,reset_);
```

```
    input                clock, reset_;
```

```
    input  [N-1:0]  x;
```

```
    output [M-1:0]  z;
```

```
    reg    [K-1:0]  STAR;
```

```
    reg    [M-1:0]  OUTF;
```

```
    parameter S0=codifica0, ..., SKmeno1=codificaKmeno1;
```

```
    always @(reset_==0) #1 begin STAR<=...; OUTF<=...; end;
```

STATO IN

logo uscita a OUTF
[assign z=OUTF; uscita dipende da OUTF, non da STAR

```
    always @(posedge clock) if (reset_==1) #3
```

```
        casex (STAR)
```

```
            S0: begin OUTF<=f0(x);
```

```
            S1: begin OUTF<=f1(x);
```

```
            ...
```

```
            SKmeno1: begin OUTF<=fKmeno1(x);
```

```
            STAR<=g0(x); end
```

```
            STAR<=g1(x); end
```

```
            STAR<=gKmeno1(x); end
```

```
        endcase
```

$f_L(X,Y)$

$g_L(X,Y)$

g e' la sigma

piu cose nella sigma
riga

```
endmodule
```

g e' la sigma, ma nelle sigma riga calcolo OUTF e STAR

Esempio - riconoscitore di sequenza 11,01,10 con Mealy Rit

```
module ricseq110110mealyritardato(z,x,clk,reset_);
```

```
input          clk, reset_;
```

```
input  [1:0]    x;
```

```
output          z;
```

```
reg  [1:0]      STAR;
```

```
reg            OUTR;
```

```
parameter S0=`B00, S1=`B01, S2=`B10;
```

```
always @(reset_==0) #1 begin OUTR<=0; STAR<=S0; end
```

```
assign      z=OUTR;
```

```
always @(posedge clk) if (reset_==1) #3
```

```
  casex(STAR)
```


```
    S0: begin OUTR<=0; STAR<= (x==`B11) ? S1 : S0; end
```

```
    S1: begin OUTR<=0; STAR<= (x==`B01) ? S2 : (x==`B11) ? S1 : S0; end
```

```
    S2: begin OUTR<= (x==`B10) ? 1 : 0; STAR<= (x==`B11) ? S1 : S0; end
```


```
  endcase
```

```
endmodule
```



MSF e' la stessa con Mealy RT

diag. temporale come Moore, ma ha usato memo stati



Flip-Flop JK

con FF-SR ho problemi di arrivo 11
 non risolvo 11


Qui si arriva 11, FLIP FLOP
 COMMUTA

• Il FF-JK è tale che in corrispondenza del fronte in salita del clock:

- per JK=10 l'uscita va a 1,
- per JK=01 l'uscita va a 0,
- per JK=00 il FF conserva (l'uscita resta inalterata)
- per JK=11 il FF commuta (l'uscita diventa il suo negato)

j = set
 k = reset

CON MOORE



```
module FFJK(q,j,k,clock,reset_);
    input          clock, reset_;
    input          j,k;
    output         q;
    reg            STAR;
    parameter S0=0, S1=1;
    assign q=(STAR==S0)?0:1;
    always @(reset_==0) #1 STAR<=0;
    always @(posedge clock) if (reset_==1) #3
        casex (STAR)
            S0: STAR<=(j==1)?S1:S0;
            S1: STAR<=(k==1)?S0:S1;
        endcase
endmodule
```

STATO FLIP FLOP

condiziona

Stato S0 => uscita 0
 S1 => uscita 1

se arriva j=1, cambio a S1 altrimenti a S0

se arriva k, cambio a S0 in ogni caso


JK	Ck	Q
XX	1	Q
XX	0	Q
XX		Q
00		Q
01		0
10		1
11		/Q

conserva
 nega il
 caso


comuto

Tabella di Verità

Simbolo del JK



Sintesi del FF-JK con Moore a Mano



- 2 stati → STAR ha 1 bit
- → a ha 1 bit, y ha 1 bit
z ha 1 bit, (x ha 2 bit)

per JK=10 l'uscita va a 1,
per JK=01 l'uscita va a 0,
per JK=00 il FF conserva
per JK=11 il FF commuta

Step 1

Tabella delle transizioni
e delle uscite

jk \ q	00	01	11	10	q
S0	S0	S0	S1	S1	0
S1	S1	S0	S0	S1	1

CONSERVO COMMUTO

Stato	y0
S0	0
S1	1

2 stati, 1 bit
0, 1

codifica



jk \ y	00	01	11	10
0	0	0	1	1
1	1	0	0	1

$a = j\bar{y} + \bar{k}y$

è un C.C.

y \ z	0	1
0	0	1
1	0	1

$z = y$



Simbolo del JK

Layout simbolico: 60 transistors
(44 per D-ET + 3*NAND + 2*NOT)

FF D 44 + 16 = 60

con FF-JK posso fare un contatore, controcircuito JK

Flip-Flop T (detto FF contatore)


- Il FF-T è tale che in corrispondenza del fronte in salita del clock:

per $T=0$ il FF conserva
(l'uscita rimane inalterata)

per $T=1$ il FF commuta
(l'uscita diventa il suo negato)

$JK = 00$

$JK = 11$, vanno ad ogni colpo di clock



invece di JK, ho t


```
module FFT(q,t,clock,reset_);
    input          clock, reset_;
    input          t;
    output         q;
    reg            STAR;
    parameter S0=0, S1=1;
    assign q=(STAR==S0)?0:1;
    always @(reset_==0) #1 STAR<=stato_iniziale;
    always @(posedge clock) if (reset_==1) #3
        casex(STAR)
            S0: STAR<=(t==1)?S1:S0;
            S1: STAR<=(t==1)?S0:S1;
        endcase
endmodule
```

Moore

$t=1$, cambio, all'in
 $t=0$, conservo


al posto di J e K, t

clock	J	K	Q	$\bar{Q}$
1	0	0	Q	$\bar{Q}$
1	0	1	0	1
1	1	0	1	0
1	1	1	$\bar{Q}$	Q



Abbiamo messo t al posto sia di j (prima riga - S0) che di k (seconda riga - S1)

Sintesi del riconoscitore di sequenza 11,01,10 con Moore A MANO



Codifica stati più facile

Stato	y1 y0
S0	00
S1	01
S2	11
S3	10

Codifica stati in modo intero

2 bit per gli stati, sono 4

Tabella con Codifica

		Ingressi $x_1 x_0$			
		00	01	11	10
Stati $y_1 y_0$	S ⁰ 00	00	00	01	00
	S ¹ 01	00	11	01	00
	S ² 11	00	00	01	10
	S ³ 10	00	00	01	00

a_1 a_0

Codifica usata

$y_1 y_0$	z
00	0
01	0
11	0
10	1

$$z = y_1 \bar{y}_0$$

- Codifica Stati diversa*
- 4 stati → STAR ha 2 bit
 - → a ha 2 bit, y ha 2 bit
z ha 1 bit, (x ha 2 bit)



in corrispondenza degli stati prec. e ingressi, definiremo output succ.

$$a_1 = \bar{x}_1 x_0 \bar{y}_1 y_0 + x_1 \bar{x}_0 y_1 y_0$$

$$a_0 = x_1 x_0 + x_0 \bar{y}_1 y_0$$

$$z = y_1 \bar{y}_0$$

Con Mintermi



Sintesi del riconoscitore di sequenza 11,01,10 con Mealy Rit





Tabella delle transizioni e delle uscite

x_1x_0	00	01	11	10
S_0	$S_0/0$	$S_0/0$	$S_1/0$	$S_0/0$
S_1	$S_0/0$	$S_2/0$	$S_1/0$	$S_0/0$
S_2	$S_0/0$	$S_0/0$	$S_1/0$	$S_0/1$
S_3	$\times$	$\times$	$\times$	$\times$

Stato	y_1y_0
S_0	00
S_1	11
S_2	01

a_1a_0 (input STAR)

x_1x_0	00	01	11	10
y_1y_0	00	00	11	00
01	00	00	11	00
11	00	01	11	00
10	--	--	--	--

$a_0 = x_1 x_0 + x_0 y_1$
 $a_1 = x_1 x_0$


Fila a_0 è 1 quando...
Fila a_1 = ...

b_0 (input OUTR)

x_1x_0	00	01	11	10
y_1y_0	00	0	0	0
01	0	0	0	1
11	0	0	0	0
10	-	-	-	-

$b_0 = x_1 \bar{x}_0 \bar{y}_1 y_0$

describere l'uscita




Half Adder in VERILOG

ADDER CON CARRY LOLO USCITA

- Somma di due bit (senza riporto in ingresso)


a_i	b_i	s_i	c_{i+1}
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

2 uscite,
2 FUNZIONI



$$s_i = a_i \oplus b_i$$

$$c_{i+1} = a_i \cdot b_i$$



```
module half_adder(input a, input b, output s, output c);
```

2 linee
Combinatorie

```
    assign s = a ^ b;
```

```
    assign c = a & b;
```

```
endmodule
```

muovi simboli verilog.
Usa per Compilers

a	b	c	s	c ₀
0	0	0	0	0
0	1	0	1	0
1	0	0	1	0
1	1	1	0	1

a	b	c	s	c ₀
0	0	0	0	0
0	1	0	1	0
1	0	0	1	0
1	1	1	0	1

Full Adder in VERILOG

anche carry in ingresso, così può fare un'addizione su n bit

S_i : generico bit di somma

$$S_i = a_i \oplus b_i \oplus c_i = a_i \oplus (b_i \oplus c_i)$$




ripetibile $C_{i+1} = a_i \cdot b_i + a_i \cdot c_i + b_i \cdot c_i$
 secondo schema Karnaugh, visto con ALU

$S_i = \text{XOR tra } a, b, c$

	00	01	11	10
0	0	0	1	0
1	0	1	1	1

S_i

$$C_{out} = a \cdot b + c \cdot a + c \cdot b = a \cdot b + c(a + b)$$




```
module full_adder(input a,input b,input c_in, output s,output c);
    assign s = a ^ (b ^ c_in); Cin aggiunto allo XOR
    assign c = (a & b) | (c_in & (a | b));
endmodule
```

Sommatore Parallelo con riporto seriale

Sommatore a n bit,
lineare in parallel

Problema $\Rightarrow$ risultato sull'ultimo
Sommatore arriva
dopo che tutti gli altri
hanno fatto la somma

Sommatore a n bit



Problema: il risultato finale,
arriva solo quando
sono disponibili
i precedenti

$$\tau_{cout} = N \cdot \tau_C$$

$$\tau_{tot} = (N - 1) \cdot \tau_C + \tau_{FA}$$

Ritardo grandissimo
con 64 bit

Il sommatore = ritardo carry + rit. somma

N = numero di bit del sommatore

τ_C = ritardo per generare il carry *sol. sudore*

τ_{FA} = ritardo del Full-Adder singolo

τ_{tot} = ritardo totale del sommatore

Ritardo dell'ultimo carry +
ritardo dell'ultima somma

Il ritardo dipende da N , 64 sudore, tempo

Sommatore Parallelo con riporto seriale in VERILOG

```
module rc_adder(input wire[N-1:0]a,input wire[N-1:0]b,input wire cin,
                output wire [N-1:0]s,output wire cout);
```

```
parameter N = 32; // bits da usare
```

```
wire [N-1:0] _c;
```

“add0” rappresenta
un’istanza di full_adder

```
assign cout = _c[N-1];
```

```
full_adder add0(a[0],b[0],cin, s[0],_c[0]);
```

*verrà fuori il
caso $i = 0$*

indice
genvar i;

Le variabili ‘genvar’ spariscono dopo l’elaborazione
del codice (non diventano circuiti)

I nomi generati avranno il
prefisso “gen_adder[i].”

```
generate ripeto questa riga (corpo del for) N-1 volte
```

```
for (i = 1; i < N; i = i + 1) begin : gen_adder
```

*for non è in VHDL.
ma replicherà il
código*

```
full_adder addN(a[i],b[i],_c[i-1], s[i],_c[i]);
```

*della lista
nel* *input* *correl* *serie*

```
end
```

```
endgenerate
```

```
endmodule
```

“addN” rappresenta
un’istanza di full_adder

Voglio tirare fuori il riporto subito

Carry Look-Ahead Adder (Riporto Parallelo)

più veloce

Parto dalle equaz. Booleane

$$S_i = a_i \oplus b_i \oplus C_{i-1}$$

Somma ingresso

parallelo C_{i-1}

Riporto il carry out

Xor cambia solo con a_i e $b_i = 1$

OSS

$$C_i(a_i \oplus b_i)$$

$$C_i = a_i b_i + a_i C_{i-1} + b_i C_{i-1} = a_i b_i + C_{i-1} (a_i + b_i) = a_i b_i + C_{i-1} (a_i \oplus b_i)$$

$a_i + b_i$ si può sostituire col suo xor perché nell'espressione quando $a_i=1$ e $b_i=1$ anche $a_i \cdot b_i=1$

Chiamo $G_i = a_i b_i$ Generate

$$\begin{aligned} G_i &= a_i b_i \\ P_i &= a_i \oplus b_i \end{aligned} \Rightarrow$$

$P_i = a_i \oplus b_i$ Propagate

$$S_i = P_i \oplus C_{i-1}$$

$$C_i = G_i + P_i \cdot C_{i-1}$$

$$C_i = G_i + P_i \cdot C_{i-1}$$

$$C_i = G_i + P_i \cdot C_{i-1}$$

G_i =generate
 P_i =propagate

a_i FINI del calcolo
NON CAMBIA
se sostituisco

C ingresso Sensore

$$C_0 = G_0 + P_0 \cdot C_{in}$$

$$C_1 = G_1 + P_1 \cdot C_0 = G_1 + G_0 P_1 + P_1 P_0 \cdot C_{in}$$

$$C_2 = G_2 + P_2 \cdot C_1 = G_2 + G_1 P_2 + G_0 P_1 P_2 + P_2 P_1 P_0 \cdot C_{in}$$

$$C_3 = G_3 + P_3 \cdot C_2 = G_3 + G_2 P_3 + G_1 P_2 P_3 + G_0 P_1 P_2 P_3 + P_3 P_2 P_1 P_0 \cdot C_{in}$$

Posso esplicitare
i carry con i carry
d'ingresso

Posso esplicitare ogni carry
in funzione di G_i e C_i

ogni carry è una di più, G_i e P_i sono
disponibili subito, all'inizio. Disponibili all'inizio

diretta finzione di
a e b

osservo.

a	b	$a+b$	$a \oplus b$
0	0	0	0
0	1	1	1
1	0	1	1
1	1	1	0

$\Rightarrow$ per il carry finale ho subito tutto disponibile

difficili da fare per ciò, voglio ridurre la XOR che ho già fatto

voglio usare $a \oplus b$ perché lo ho già calcolato per la somma

$$a[i] + b[i] \neq a \oplus b$$

ma dato che ci sono $a[i] b[i]$, è un quoziente a e b sono 1, e se sono... anche se $a \oplus b$ è 0, il risultato non cambia

in questo caso posso porre

vado a sommare a. b più, il risultato non cambia

Carry Look-Ahead Adder (2)


*g e p sono generate
funzioni di a e b*

C_{i-1}	a_i	b_i	s_i	c_i
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1


Un altro modo di vedere la funzione di Generate e Propagate:

In questi due casi il carry di uscita è presente perché "si genera" a causa del fatto che nella somma ai e bi sono entrambi "a uno"

In questi altri due casi il carry di uscita è presente perché "si propaga" dal carry precedente (ovvero dal Full Adder precedente)



in cui la rete FA' è



la rete è semplice

Preleva G e P direttamente, e uso G e P per calcolare cose interessanti

più semplice

ho solo un'aula per la G e direttamente



Full Adder per Carry-Look-Ahead in VERILOG

$$G_i = a_i \cdot b_i \quad P_i = a_i \oplus b_i$$

$$s_i = a_i \oplus b_i \oplus c_{i-1} = P_i \oplus c_{i-1}$$

$$\begin{aligned} c_i &= a_i \cdot b_i + a_i \cdot c_{i-1} + b_i \cdot c_{i-1} \\ &= a_i \cdot b_i + c_{i-1} \cdot (a_i + b_i) \\ &= a_i \cdot b_i + c_{i-1} \cdot (a_i \oplus b_i) \\ &= G_i + c_{i-1} \cdot P_i \end{aligned}$$


ai+bi si può sostituire col suo xor
perché nell'espressione
quando ai=1 e bi=1 anche ai*bi=1



```
module cla_full_adder(input a,input b,input c,output g,output p,output s) ;
    assign g = a & b;
    assign p = a ^ b;
    assign s = a ^ (b ^ c);
endmodule
```

Carry Look-Ahead Adder (3)


Es. Nel caso pari a 2



rete combinatoria
in cui faccio
serie di prodotti

tutti i Ci vengono
generati in un tempo
fisso, mirando alla
LAC

sempre
più complesso
calcolare l'iesimo
carry, ma sempre
2 LIVELLI LOGICA



rete combinatoria, serie di Pij & C0e
Somme di prodotti
ritardo per generare
il carry su
ogni sommazione
è lo stesso, FISSO
ritardo di 2 porte logiche
NON DIPENDE DA N!
RITARDO FISSO

$$\tau_{cout} = \tau_{LAC}$$

bit 1 bit 0

$$\tau_{tot} = \tau_{LAC} + \tau_{FA'}$$

ritardo rete
carry + ritardo di
ogni sommazione
ritardo
rete del
carry
ritardo
generato
sommazione
(i 2 xoe)

Carry Look-Ahead Adder (4 bit) in VERILOG

```
module cla_adder_4bit(input wire[3:0]a,input wire[3:0]b,input wire cin,
                    output wire[3:0]s,output wire cout);
    wire [4:0] c;
    wire [3:0] g, p;

    assign c[0] = cin;
    assign cout = c[4];

    cla_full_adder add0(a[0],b[0],c[0],g[0],p[0],s[0]);
    assign c[1] = g[0] | (p[0] & c[0]);

    cla_full_adder add1(a[1],b[1],c[1],g[1],p[1],s[1]);
    // assign c[2] = g[1] | (p[1] & c[1]);
    assign c[2] = g[1] | (p[1] & g[0]) | (p[1] & p[0] & c[0]);

    cla_full_adder add2(a[2],b[2],c[2],g[2],p[2],s[2]);
    // assign c[3] = g[2] | (p[2] & c[2]);
    assign c[3] = g[2] | (p[2] & g[1]) | (p[2] & p[1] & g[0])
                | (p[2] & p[1] & p[0] & c[0]);

    cla_full_adder add3(a[3],b[3],c[3],g[3],p[3],s[3]);
    // assign c[4] = g[3] | (p[3] & c[3]);
    assign c[4] = g[3] | (p[3] & g[2]) | (p[3] & p[2] & g[1]) | (p[3] & p[2] & p[1] & g[0])
                | (p[3] & p[2] & p[1] & p[0] & c[0]);

endmodule
```

Propagate
velocity

$$C[2] = g_1 | (p_1 \& C_1)$$
$$= g_1 + p_1 (g_0 + p_0 c_0)$$

$$S_i = a_i \oplus b_i \oplus C_{i-1}$$

$$C_{i+1} = a_i b_i + C_{i-1} (a_i + b_i)$$

a_i	b_i	C_{i-1}	S_i	C_i
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$a_i b_i$	C_{i-1}	00	01	11	10
0	0	0	0	1	0
1	0	0	1	1	1

$$C_i = a_i b_i + C_i b_i + C_i a_i$$

$$a_i b_i + C_i (a_i + b_i)$$

$a_i b_i$	$a_i + b_i$	$a_i \oplus b_i$
0	0	0
0	1	1
1	0	1
1	1	0

$$S_i = a_i \oplus b_i \oplus C_{i-1}$$

$$\Rightarrow S_i = P_i \oplus C_{i-1}$$

$$C_i = \underbrace{a_i b_i}_g + C_{i-1} \underbrace{(a_i + b_i)}_p$$

$$C_i = g_i + C_{i-1} P_i$$

$$C_2 = g_0 + C_{im} P_0$$

$$C_2 = g_1 + C_1 P_1 = g_1 + (g_0 + C_{im} P_0) P_1$$

$$= g_1 + P_1 g_0 + P_1 P_0 C_{im}$$

