

Lezione 7

Il Set di Istruzioni RISC-V

architettura OPEN HARDWARE ci unge per implementare il suo design

Definire Istruzioni = definire l'architettura.
Stessa

RISC-V, istruzioni a 32 bit i quali operandi sono
registri e locazioni di memoria (load/store)

Definire Istruzioni = definire l'architettura stessa, Sistema minimo per implementare il processore

"Instruction Set Architecture" o "ISA" (es. RISC-V RV64IMDF)

ISA = OPERANDI + ISTRUZIONI

- Le **istruzioni** sono codificate con un NUMERO a 32 bit o in altri termini la lunghezza delle istruzioni è **FISSA** a 32 bit
 - Gli **operandi** sono costituiti da «registri» o da «locazioni di memoria»
- Noi esamineremo la specifica RV64IMDF* del processore RISC-V





Nel Register File ho

32 Registri INT

32 Registri FP

Vari Registri Speciali

Memoria e I/O



Categorie di Istruzioni

- Load/Store, Calcolo (per Interi e per Frazionari), Jump/Branch, Istruzioni Speciali

$$2^{64} = 2^{60} \cdot 2^4 = 16 \cdot \text{EiB} \quad \text{EiB} = 10^{18} \quad 2^{10} = \text{KiB} \quad 2^{20} = \text{MiB} \quad 2^{30} = \text{GiB}$$

*Nota: "RV64IMDF" significa che il processore è un RISC-V (RV) a 64 bit, con il supporto per l'aritmetica sugli interi (I), la moltiplicazione e divisione (M) le operazioni floating point (singola precisione (F) e doppia precisione (D))

(, Memoria, enorme vettore in cui ogni elemento è a 8 bit, 1 byte

(Richiamo) Prefissi per i multipli di bit (b) e byte (B)

• Valore decimale	Simbolo del Sistema Internazionale		
• 1000	10^3	k	kilo
• 1000 ²	10^6	M	mega
• 1000 ³	10^9	G	giga
• 1000 ⁴	10^{12}	T	tera
• 1000 ⁵	10^{15}	P	peta
• 1000 ⁶	10^{18}	E	exa
• 1000 ⁷	10^{21}	Z	zetta
• 1000 ⁸	10^{24}	Y	yotta

• Valore binario		Simbolo IEC	
• 1024	2^{10}	Ki	kibi
• 1024 ²	2^{20}	Mi	mebi
• 1024 ³	2^{30}	Gi	gibi
• 1024 ⁴	2^{40}	Ti	tebi
• 1024 ⁵	2^{50}	Pi	pebi
• 1024 ⁶	2^{60}	Ei	exbi
• 1024 ⁷	2^{70}	Zi	zebi
• 1024 ⁸	2^{80}	Yi	yobi

Istruzioni Aritmetiche RISC-V (1)

Patterson 2.2

- Tutte le istruzioni aritmetiche hanno 3 operandi
- L'ordine degli operandi è fisso (il primo è sempre l'operando destinazione)
*come dice al software di fare la somma?
L'operatore fa tutto, ho la mia SW*
- Es:

Istruzione che il software può usare

C code:

$A = B + C$

RISC-V code:

operandi sorgenti
DESTINAZ. SORGENTI
`add x5, x6, x7`
operando destinazione *Sorgente 1, Sorgente 2*
DESTINAZ.

→ `x5≡A, x6≡B, x7≡C`

ovvero $A = x5 \dots$

Istruzioni Aritmetiche RISC-V (2)

- Principio di progetto:
"la semplicità favorisce la regolarità".
- Naturalmente questo complica qualcosa...

Se ho 3 operandi?

• C code: $A = B + C + D;$
 $E = F - A;$

→ associati ad ogni variabile un registro e
sintassi e uso i registri
 $\rightarrow x5 \equiv A, x6 \equiv B, x7 \equiv C, x8 \equiv D, x9 \equiv E, x10 \equiv F$

• RISC-V code: $\text{add } x11, x6, x7$
 $\text{add } x5, x11, x8$
 $\text{sub } x9, x10, x5$
Somma e sottrazione possono essere fatti solo con registri, non elementi della memoria
memoria il registro in x8

meno operazioni in oper. più
semplici.

$$F = B + C$$

3 istruzioni per somma a 3 operandi

• Gli operandi delle istruzioni aritmetiche devono SEMPRE essere registri

gli operandi devono essere
registri, non memoria

• Si hanno solo 32 registri (per gli interi) a disposizione

- Cosa accade se il programma ha moltissime variabili o fa accesso a strutture dati complesse (es. vettori)?

se possibile, sintassi e uso
registri, altrimenti faccio ricorso alla
memoria
Tutto è a 64 bit, dove le istruzioni

Istruzioni di accesso alla memoria

devo codificare nei 32 bit le istruzioni, diverso un formato

Patterson 2.3

Istruzioni Load e Store

Es.: $x6 \equiv A$, $x7 \equiv h$

$A = \&A$ (indirizzo di A) base del vettore

Per arrivare ad A[8], devo andare avanti di 64 byte

C code:

$A[8] = h + A[8];$


RISC-V code:

$ld\ x5, 64(x6)$
 $add\ x5, x7, x5$
 $sd\ x5, 64(x6)$


legg. el. $A[8] = x6 + 64$ (64(x6))
e memoria in $x5$

ho fatto somma

$x5$ memoria



OFFSET IN BYTE



now indirizzo = base + offset

NOTE:

- Il dato caricato è **64 bit** (1 dword=8 bytes) - suffisso 'd'
- Nella 'sd' (al contrario delle altre istruzioni con operandi), la destinazione (in memoria) è l'ultimo operando, anziché il primo
- gli operandi di istruzioni Aritmetiche sono SEMPRE REGISTRI, mai celle di memoria! → NEL RISC-V, NON ESISTE add x5, x7 64(x6)

no, è in memoria, non nei registri

Cosa fare se l'offset è dinamico? *Seo serve un valore variabile [es. 5K]*

- Esempio: scambio di due elementi di un vettore *devo col calcolo a mano e' spesso e' in $V[1, n]$*

applicando il m. in regno


```

OFFSER temp = v[k]
v[k] = v[k+1];
v[k+1] = temp;

```

Il tipo "int" del C è qui a 64 bit

8 perche' qui elemb c'è 64 bit $\Rightarrow$ 8 byte



- **Nota: non abbiamo l'istruzione, es.,**

No metodo per indimare Eutro

Nota: v è un vettore, quindi quando (in C) scrivo “ v ” intendo implicitamente “l’indirizzo base del vettore v ”

Roberto Giorgi, Università di Siena, C124L07, Slide 7

7 LOAD @ STORE UNIQUE INSTR in CU
um OPERANDS E' EL. MEMORIA $\rightarrow$ MAINDINIZZO separ
INSTR MEMORIA

Linguaggio Macchina


Patterson 2.5

- Le istruzioni, ~~come i registri e le word~~ sono a 32 bit

Es.: add x5, x9, x18

Formato = addizionale bit in 6 gruppi

- Formato dell'istruzione «add»:



QUESTO FORMATO è CHIAMATO "R"

- Che cosa significano i nomi dei campi?

- rs1** = first source register
- rs2** = second source register
- rd** = destination register

- Opcode** = codice operativo
- funct3, funct7** = codici funzione (estendono opcode)

Per codificare il numero di registro ho bisogno di 5 bit

Opcode, determina il formato dell'istruzione e insieme a funct... (quando presente) cosa fa l'istruzione

- Il formato R è usato es. anche dalle istruzioni: sub, and, or, xor, slt

Accesso alla memoria

$$u = u_{\text{wind}} = 32 \text{ km/h}$$

h = helfen wollen

$b = \text{ly Fe, 8 li}^2$

Q = 9 vowel,
128 bit
quasimorph

- Per fare accesso alla memoria, si usano solo due istruzioni: **load** e **store**
 - Es. di load: ld ^{reg 54} $x5$, ^{contenuto x18} $32(x18)$ (l sta per load e d sta per **dword** ovvero 64 bit)
 - Es. di store: sd $x5$, $32(x18)$ (s sta per store e d sta per dword ovvero 64 bit)
 - Qua ^{x5} ~~10~~ indica sorgente (^{STORE} ~~load~~) o destinazione (^{load} ~~store~~) in un registro
 - « $32(x18)$ » indica l'indirizzo di memoria sommando «32» al contenuto del registro x18

- Devo quindi essere in grado di memorizzare da qualche parte il numero «32»
 - Cosa dovremmo fare in base al "principio di regolarità"?
 - Nuovo principio: "un progetto ottimo richiede compromessi"

- Introduciamo quindi un nuovo tipo di formato per le istruzioni (cambiando il meno possibile, ovvero la parte evidenziata in **rosso**) *solo BMBB "32" new path*

Es: 1d x5, 32(x18) sempre nel rouge et set

0000	0010	0000	10010	011	00101	0000011
------	------	------	-------	-----	-------	---------

imm12[11:0]

rs1

funct3

rd

opcode

**QUESTO FORMATO
è CHIAMATO “I”**

Σ , immediate

- Per la store però, volendo rispettare il fatto che ~~10~~ stavolta è un registro sorgente (rs2), che si deve trovare nello stesso punto della codifica, occorre riferirsi ad un formato leggermente **diverso**: *la dest'no'se*

Es.: `sd x5, 32(x18)`

0000	001	00101	10010	011	00000	0100011
------	-----	-------	-------	-----	-------	---------

```
imm12[11:5]
```

rs2

rs1

funct3

imm12[4:0]

opcode

**QUESTO FORMATO
è CHIAMATO “S”**

~~Roberto Giorgi, Università di Siena, C124L07, Slide 9~~

r_{s1} e r_{s2} nella stessa posizione



Vol on a e' in memoria

Che tipo di compromessi abbiamo fatto?

uso 12 bit per memoria. l'immediato

la destinazione ora è in memoria, non ho Val, lo uso per l'imm
 Sol $x_5, 32(x_{18})$ cioè voglio scrivere nel registro
 x_5 il valore che è in memoria
 all'indirizzo EFFETTIVO $x_{18} + 32$

*all'ora non 4
 compi nella stessa
 posizione, ma
 all'ora sono 32
 immediato*



LE OPERAZIONI LOAD & STORE vengono svolte ad un
 determinato INDIRIZZO EFFETTIVO collocato dinamicamente
 facendo la somma tra il contenuto di $x_{18} + 32$
 l'immediato va salvato da qualche parte
 nell'istruzione

Sol $x_5, 32(x_{18})$ ora x_5 è l'operando target
 voglio mettere ciò che è in x_5
 all'indirizzo effettivo $32(x_{18})$ in memoria

if (condizione) : uso una condizione

branch (diminuire / salto)

Solo o LABEL non banale

Controllo del flusso del programma: salti condizionati e «formato B»

- L'architettura di Von Neumann segue il ciclo «fetch-and-execute» ovvero vengono prelevate in sequenza le istruzioni che si trovano in memoria.
- Il flusso sequenziale delle istruzioni può però essere alterato in conseguenza di una decisione del programma → la macchina supporta questo meccanismo con le istruzioni:

branch not equal
bne x5, x6, Label *se falso, salto a punto del programma LABEL*
branch equal
beq x5, x6, Label *se x5=x6, salto a LABEL*

Es.: **if (b==c) a = b + c;** $\Rightarrow$ **x7 $\equiv$ a, x5 $\equiv$ b, x6 $\equiv$ c**


allineamento Sommato x5 e x6
Label: **bne** x5, x6, Label
add x7, x5, x6

... sequenza istruzioni
Label è una etichetta

Es. +7 istruzioni = 28 Bytes

- Per quanto riguarda la codifica, l'etichetta («Label» nell'esempio) NON PUÒ essere memorizzata come tale: viene trasformata nel n. di byte (OFFSET) che separa l'istruzione di salto dalla posizione dell'etichetta stessa (es. +7 istr. x 4B ciascuna = 28B) e DIVID / 2
- Tipicamente il salto avviene nelle vicinanze, quindi, tale OFFSET è spesso un numero piccolo che potrebbe essere memorizzato usando i 12 bit del campo immediato del formato I o S. Inoltre dato che il RISC-V usa un allineamento delle istruzioni sui 16 bit (non 32) l'ultima cifra binaria di tale numero è sempre zero quindi tali 12 bit «valgono 13»
- Volendo però conservare **rs1** e **rs2** nella stessa posizione viene introdotto un formato leggermente diverso (formato B):

Es.: **beq** t0, t1, label



Nota: I bit imm13[10:5] e imm13[4:1] non cambiano di posto rispetto al formato S, ma i bit 11 e 0 del formato S sono interpretati diversamente come bit 12 e 11 rispettivamente, dato che le istruzioni RISC-V stanno a multipli di 16 bit (bit 0 sempre 0)

Voglio codificare un immediato a 13 bit, non 12
 Composto da
 $imm\ 13 = \{ imm\ [12:1], 0 \}$ il primo è 0, uso i primi 12
 risultato della divisione per 2
 $14 = 1110 = imm\ [4:1]$ più resto gli altri non serve, offset positivo
 dove il bit più significativo, I(12) è zero a SX
 il bit meno significativo dell'offset sarà zero 0
 NELL'IMMEDIATO a 12 bit
 posso scrivere una IMM di 13

Codifica LABEL
 prendo distanza tra instr. branch e il punto a cui devo saltare. Il risultato è un offset, e lo divido per due, e lo codifico

(1) Calcolo distanza tra branch e punto di salto, e divido
 qui instr. sono 32 bit, 4 byte
 distanza tra branch e LABEL
 $7\ instr. \times 4\ byte = 28 / 2 = 14$

codifico LABEL, la devo scrivere nella codifica di branch
 28 distanza in byte

Calcolo la DISTANZA NELLA MEMORIA INSTRUZ
 es. 7 instr. di distanza tra branch e etichetta
 qui instr., 4 byte
 $7 \cdot 4 = 28$ Memorizzo nell'IMMED.
 $28 / 2 = 14$
 /2 $\Rightarrow$ shift right, non mi interessa bit meno significativo, e che IMPLICITAM. le instr. sono allineate a 16 BIT

Ho allora a disposiz. 13 bit per l'immediato del salto

Bit più significativo rimane a SX dell'offset, così posso usare logica che controlla segno OFFSET

valore per 4 (32 bit) = 28 / 2 = 14 -> non mi interessa il bit meno significativo (vale 1/2 per c)

Gestione della condizione

Ci basta $<$, l'uguale lo faccio separatamente per $>$ scambiando operandi

CI BASTA SLT

- Abbiamo due sole istruzioni per gestire il salto su condizione (beq, bne)
 - come si fa un salto su "minore" (e $<=$, $>$, $>=$)? per $>$, scambiando operandi

- Ci basta in realtà una sola istruzione aggiuntiva: **Set on Less Than** che mette in un registro l'esito del confronto con l'operatore " $<$ "

$x17 < x18$, se si sa che in $x5$ 1

slt x5, x17, x18

FORMATO SLT usa solo register, uso FORMATO R

mette in x5 il valore «1» se $x17 < x18$ altrimenti mette in x5 «0»

- Dopodiché la beq/bne può confrontare x5 con 1 o 0 e fare un salto

if ($x17 \leq x18$)
=> GOTO LABEL

$\begin{cases} \text{SLT } x5, x18, x17 \\ \text{BEQ } x5, x0, \text{Label} \end{cases}$

- Possiamo poi generalizzare:
 - per il confronto su " $>=$ " basta invertire la condizione (bne)
 - per il confronto su " $>$ " basta scambiare gli operandi della slt
 - per il confronto su " $<=$ ", ~~inverti condizione e scambio operandi~~



Nota: la slt non usa un formato nuovo 😊 -> usa il formato R dato che opera solo su registri

⇒ Costanti piccole le usiamo di continuo nelle istruzioni, senza prelevare
Costanti e istruzioni «con immediato» *Costanti più s. 12 bit info solo Memoria*


- Le costanti "piccole" sono le più usate (50% dei casi), es.: *nell'istruzione*

$A = A + 5;$
 $B = B + 1;$
 $C = C - 18;$

- Approccio RISC:

Costanti intese con segno, max 12 bit

- Mettere le costanti "piccole" nell'istruzione
- Mettere le costanti meno frequenti in memoria
- Creare un registro **hard-wired (x0)** per la costante **0**



- Istruzioni:

i immediato
addi x9, x9, 4
slti x5, x6, 10
andi x5, x7, 0x001
ori x6, x7, 0xFF0
xori x6, x8, 0x0F0

Sub-immediato no, op. per $x_5 - 100 = x_5 + (-100)$

$x_9 = 10$

*0x001 0000 0000 0001
 0xFF0 1111 1111 0000*

intero con segno, che definito, posso evitare di definire l'istruzione

- per codificare queste istruzioni si usa ancora il formato **I** *anche per load*
 (I sta per 'immediato': uno degli operandi è dentro l'istruzione stessa)
QUINDI la costante piccola è un numero da -2048 a 2047 (intero con segno su 12 bit)

Nota2: la "subi" non esiste... si fa con la addi coll'immediato negato

range

I prende il posto di format 7 e rs1

Come avviene accesso Memoria?

Che si fa con le costanti "grandi"?

immediato era max -2048, 2047

- Vorremo caricare ad es. costanti a 32 bit in un registro *ma non posso trasportare 32 bit in una istruzione*

Es. 0x1234'5678 *8 cifre esadecimali 8*4=32*

Prendo i 12 bit meno significativi

La parte bassa (0x678) la potrei caricare con ori x5, zero, 0x678 *sono 12 bit*

Come carico però la parte alta di 20 bit (32 bit - 12 bit = 20 bit)?

1) Si introduce una nuova istruzione ("load upper immediate" = lui)

lui x5, 0x12345

→ ho però bisogno di un nuovo formato U (vedi slide successiva)

prende la costante a 20 bit e la carica in 32 bit

Riempita con zeri

0001 0010 0011 0100 0101	0000 0000 0000	x5
--------------------------	----------------	----

2 istruz. - per caricare 32 bit

lui = carico 20 bit, e gli altri 12 bit vengono azzerati.

(1) con la lui carico i 20 bit più significativi in x5

(2) faccio ori con x5 stesso e i 12 bit rimanenti

2) Si usa successivamente la ori per caricare la parte bassa (12 bit)

ori x5, x5, 0x678

carico gli altri 12 bit in x5

0001 0010 0011 0100 0101	0000 0000 0000	x5
0000 0000 0000 0000 0000	0110 0111 1000	x5

32 bit = copia lui + ori

0001 0010 0011 0100 0101	0110 0111 1000	x5
--------------------------	----------------	----

per caricare 32 bit, lui + ori

Nota: per costanti più grandi (es. a 64 bit) si ripete due volte il ragionamento fatto per la costante a 32 bit, traslando verso sinistra (vedi più avanti l'istruzione per lo «shift» verso sinistra slli)

Formato U *per conicare quasi 20 bit*

Es.: lui x5, 0xFFFF



imm20 [31:12]

x5, registro dest.

rd

5 bit per d128.

opcode

7 bit

20 bit che vanno a finire sui bit 31:12 del registro destinazione

nella parte speciale di rol

QUESTO FORMATO
È CHIAMATO "U"

*load upper
immediate
usa formato U*

Add, sub, beq ecc.
Fino ora: il più codice mnemonico corrisponde una codifica a 32 bit
pseudo-istruz. ha una implementazione a più istruzioni

*costante fronte a 32 bit, tipicamente e'
un immediato*

La pseudoistruzione «LOAD ADDRESS» (la)

• La coppia di istruzioni

l'istruzione è scritta in assembly

- lui x5, 20bit_alti
- ori x5, x5, 12bit_bassi

compilatore scrive



la x5, costante_a_32_bit

carica indirizzo, pseudoistruzione, un'istruzione e da 2 o più istruzioni

autore: il compilatore scrive il bin in 2 parti, e anche le 2 istruzioni

è talmente frequente che a livello di assembler si può creare una **'pseudoistruzione'** → in questo caso: **la = "load address"**

dove **costante_a_32_bit := (20bit_alti | 12bit_bassi)**

viene automaticamente spezzata all'interno del campo immediato delle istruzioni native lui e ori


• Questa pseudoistruzione è molto utile per caricare in un registro «il nome» di una variabile (ovvero l'indirizzo di una variabile) - esempio:

int MAGIC;

Nota: questa è una variabile GLOBALE che quindi risiede nella memoria dati (sezione ".data" del codice assembly)

```
int main() {  
    MAGIC = 1234;  
}
```

ricorda indirizzo a 32/64 bit, ...



Nota2: questo è il programma principale ("main") che risiede nella memoria istruzioni (sezione ".text" del codice assembly)

riserva 64 bit
.data
MAGIC: dword(0)

Etichetta corrispondente alla locazione da riservare 64 bit

codice assembly
.text

globl main
main:

in x6, valore 1234
addi x6, zero, 1234

carica in x5 l'indirizzo di MAGIC
la x5, MAGIC

carica in x6 l'indirizzo di MAGIC
sd x6, 0(x5)

x5 = MAGIC

carica in x5 l'indirizzo di MAGIC

ho caricato in MAGIC, che è in un registro, il numero 1234

la macchina: trovare indirizzo variabile, ricordare che è un indirizzo a 32 o 64 bit, e

quell'indirizzo mette un operando in cui è memorizzato 1234 e da memorizzare

invece di addi
li x6, 1234
load immediato

= addi x6, x0, 1234

Esistono altre pseudoistruzioni, che vedremo all'occorrenza

Linguaggio Assembly e Linguaggio Macchina

$O(x5)$ e' l'indirizzo dell'istruzione in cui voglio scrivere 1235

- Il linguaggio Assembly fornisce una conveniente rappresentazione simbolica
 - È più comprensibile (a noi) che sequenze di numeri (binari)

LINGUAGGIO ASSEMBLY = CODIFICA MANERONICA dell'istruzione

byte code

ASSEMBLY è l'insieme di istruzioni Assembly, il linguaggio macchina

- Il **linguaggio macchina** è la "realtà sottostante"

- La macchina comprende solo le istruzioni in formato binario...

cioè che veramente esegue la macchina

la macchina esegue solo numeri

- Il linguaggio Assembly fornisce **pseudoistruzioni**

- es., MOVE: "mv x5, x6" esiste solo in Assembly

- l'assemblatore traduce usando "add x5, x6, zero" *sposto contenuto di x6 dentro x5*

- es., LOAD IMMEDIATE: "li x5, 5" esiste solo in Assembly

- l'assemblatore traduce usando "addi x5, zero, 5"

Quando si effettua per es. il debugging è necessario ricordare quali siano le istruzioni reali

Aritmetica con segno e senza segno

$N = \# \text{ bit}$

- Le istruzioni aritmetiche fin qui esaminate operano su **interi con segno**

registri sono a 64 bit posso saltare meno di 10 a...
Gli operandi (a 64 bit, nei registri) *con segno* sono rappresentati in **complemento a due** $\rightarrow$ i valori vanno da -2^{63} a $2^{63}-1$
intero su 64 bit, range
 $-2^{n-1}, 2^{n-1}-1$
Anche i byte-offset di ld e sd e il numero di istruzioni di cui saltare nella bne/beq sono interi con segno da -2^{11} a $2^{11}-1$
intero da $2^{12}-1$
Se so già che uso numeri positivi, posso raddoppiare l'intervallo di lavoro.

in C, N dipende dalla macchina

noi qui: int = 64 bit $\leftarrow$ RV64

unsigned int

INTER SENZA SEGNO

RANGE: da 0 a $2^N - 1$

- È possibile utilizzare anche operandi **senza segno**

- In tal caso i valori vanno da 0 a $2^{64}-1$

non sempre aritmetica coincide tra segno e senza segno

- Per fare un semplice esempio, consideriamo operandi a soli 3 bit: $N=3$
 - Effettuando un confronto tra 0b101 e 0b001 ottengo un risultato diverso a seconda che io usi l'aritmetica con o senza segno:

- Arit. con segno: 0b101 è -3, mentre 0b001 è 1 $\rightarrow -3 < 1$ è VERO $-3 < 1$? SI

- Arit. SENZA segno: 0b101 è 5, mentre 0b001 è 1 $\rightarrow 5 < 1$ è FALSO $5 < 1$? NO

- Necessito quindi di due istruzioni diverse per fare i confronti set-on-less-then (slt):

- slt, slti si usano per l'aritmetica con segno

istruzioni che deve sapere come interprete

UNSIGNED - sltu, sltiu si usano per l'aritmetica SENZA segno

01 con segno = 011 rappresenta -3


Nota: in RISC-V, né "addu" né "addiu" esistono... occorre ragionarci «a software»: è il software a interpretare gli interi «con segno» o «senza segno» quando si effettuano somme o sottrazioni (per divisioni e moltiplicazioni vedremo che è diverso)

RISC-V: istruzioni di scorrimento (shift)


Shift verso sinistra o destra

Patterson 2.6


Bravo bit del microprocessore di un bit



Shift Left Logical (SLL) *Se si moltiplica per 2*
correzione overflow



Shift Right Logical (SRL) *Se si divide per 2*
Verifica logica



Shift Right Arithmetic (SRA) *Se vogliamo conservare il segno!*
per shift a destra, voglio poter conservare il segno
Nota: SLA non esiste ...=SLL

Instruzione	Esempio	Significato	Commento
shift left logical	slli x5,x6,10	$x5 = x6 \ll 10$	Shift left by constant
shift right logical	srli x5,x6,10	$x5 = x6 \gg 10$	Shift right by constant
shift right arithm.	srai x5,x6,10	$x5 = x6 \gg 10$	Shift right (sign extend)
shift left logical	sll x5,x6, x7	$x5 = x6 \ll x7$	Shift left by variable
shift right logical	srl x5,x6, x7	$x5 = x6 \gg x7$	Shift right by variable
shift right arithm.	sra x5,x6, x7	$x5 = x6 \gg x7$	Shift right arith. by variable

Shifta x6 di un valore
contenuto in x7

*nell'istruzione...
sono la costante
diretta nell'
istruzione*

*R, lo
2° registro
3° registro
è un registro*

RISC-V: istruzioni logiche AND, OR, XOR - pseudoistruzione NOT

<u>Istruzione</u>	<u>Esempio</u>	<u>Significato</u>	<u>Commento</u>
and	and x5,x6,x7	$x5 = x6 \& x7$	3 reg. operands; Logical AND
or	or x5,x6,x7	$x5 = x6 x7$	3 reg. operands; Logical OR
xor	xor x5,x6,x7	$x5 = x6 \oplus x7$	3 reg. operands; Logical XOR
and immediate	andi x5,x6,10	$x5 = x6 \& 10$	Logical AND reg, constant <i>introduco con una costante</i>
or immediate	ori x5,x6,10	$x5 = x6 10$	Logical OR reg, constant
xor immediate	xori x5, x6,10	$x5 = x6 \oplus 10$	Logical XOR reg, constant

• La NOT è una pseudoistruzione: perché? *ho la xor, uso la xor per la not*

- Dalla teoria generale sull'algebra di Boole sappiamo che anche con la sola funzione NAND potremmo generare le altre funzioni quali NOT, AND, OR
- Nel caso del processore RISC-V, seguendo l'approccio minimalista, si è deciso di non introdurre nuovi opcode per l'istruzione not
- In particolare posso realizzare not x5, x6 usando invece:

xori x5, x6, -1 = NOT x5, x6

- Notare che prima di fare l'operazione di xor logico, l'operando «-1» verrà esteso di segno su tutti i bit (diventa 0xFFF...FF)

*es. -1 = 11111111
xor [-1] flippo i bit
xor con -1 in flippo i bit, restano un not*

x6 = 100110 -1 = 11111111 => x5 = 011001

Istruzioni per la manipolazione di stringhe

Patterson 2.9

- Fino a qui abbiamo visto istruzioni che operano su quantità a 32 o 64 bit

- Per accedere al **singolo byte** sono a disposizione

(Utile per le stringhe di caratteri ASCII)

lb x5, 0(x6) "load byte" *carica singolo byte in X₅*

sb x5, 0(x6) "store byte"

- Per accedere alla **half-word** (16 bit) ci sono
(Utile per le stringhe di caratteri UNICODE (es. in Java))


lh x5, 0(x6) "load half-word"

sh x5, 0(x6) "store half-word"

- Per accedere alla **word** (32 bit) ci sono


lw x5, 0(x6) "load word"

sw x5, 0(x6) "store half-word"



*come riempio i
bit non
utilizzati*

*estendo
il segno* Se bit di sign. = 1,
riempio opportunamente
con tutti i
conservo segno
altrimenti riempio con tutti i 0



Nota: in fase di caricamento (load), dovendo porre la quantità da 8/16/32 bit in 64 bit, viene automaticamente effettuata l'estensione del segno. Se ciò non si vuole, si devono usare lbu (al posto di lb) e lhu (al posto di lh) e lwu (al posto di lw) → estensione con 0

il bus legge una quadrupla, trasferendo poi i dati della memoria

Restrizioni sull'allineamento degli indirizzi

Memoria allineata a 4B per non fare 2 trasferimenti

Se per caso la lettura
non è allineata (basta una
istruzione)

• La memoria è classicamente indirizzata "al byte"

Voglio separare la memoria in multiple di word che sto usando

• Quindi, le istruzioni di load e store usano indirizzi al byte, però

- lw, lwu e sw trasferiscono 32 bit
- lh, lhu e sh trasferiscono 16 bit
- solo lb, lbu, sb trasferiscono 8 bit

l e s o l trasferiscono
64 bit

l e s o l, allora
dobbiamo fare 2
trasferimenti

• È conveniente pertanto che l'indirizzo sia opportunamente allineato...


Voglio MANTENERE L'ALLINEAMENTO. Specchio memoria ma di mezzo i tempi di caricamento

• per lw, lwu, sw dovrebbe essere allineato ad un multiplo di 4

• Per lh, lhu, sh dovrebbe essere allineato ad un multiplo di 2

l e s o l allineato ad un multiplo di 8

• Esempi di dati ALLINEATI e NON ALLINEATI "alla word"





Ordinamento dei byte (Endianess)

inizia a scrivere byte dalla parte più grande


- **Big Endian:** si inizia con la parte "più grossa" ovvero a indirizzi più bassi i byte più significativi:
IBM 360/370, Motorola 68k, MIPS R4000, Sparc(pre-v9)

• Se ad esempio devo memorizzare 0x12345678 in B.E.



- **Little Endian:** si inizia con la parte "più piccola" ovvero a indirizzi più bassi i byte meno significativi:
Intel 80x86, DEC Vax, DEC Alpha (Windows NT), **RISC-V**

del meno a scrivere



al byte 0 di 0x12345678, il byte 1, 56


Nota: è importante sapere l'endianess di una macchina quando si scandiscono stringhe o dati byte-a-byte **SPECIALMENTE** dopo un **TRASFERIMENTO DA RETE** in cui la macchina remota può avere una endianess diversa

Operazione di moltiplicazione a 64 bit - cast implicito

- Si osservi il seguente frammento di codice C:

```
int a, b, c;  
...  
a = b * c;  
...
```

quando facciamo una moltiplicazione, il risultato sta su 128 bit
a → b * c



viene effettuato per il cast su un intero

- Se la macchina definisce l'intero 'int' come una quantità a 64 bit, lo statement di assegnamento 'a=b*c' contiene un cast implicito; ovvero è come se avessi scritto:

se tipi sono diversi


```
int a, b, c;  
...  
a = (int) (b * c);  
...
```

Butto i 64 Bit
alti

- Quindi il risultato del prodotto di due interi (con segno) a 64 bit, che sta quindi in generale su 128 bit, viene troncato scartando IMPLICITAMENTE i 64 bit più significativi!

- In altri termini:

```
int a, b, c;  
...  
a = b * c;  
...
```




x5 registra a 64 bit, x5 sarà a 64 bit

```
s3 ≡ a, s4 ≡ b, s5 ≡ c  
mul s3, s4, s5
```


Moltiplicazione

`mul s3, s4, s5`




`s3 = (int)(s4 * s5)`

- Esiste quindi un registro interno (nascosto all'utente) *da 128 bit*




- Ma si possono ottenere i bit più significativi (HI64) con l'istruzione `mulh s3, s4, s5` *se voglio prendere bit più alti*



unsigned signed-untype
Nota: esistono anche le versioni unsigned: `mulhu` e `mulhsu` (quest'ultima con un operando signed e l'altro unsigned)


Divisione e Resto

div s3, s4, s5




$$s3 = s4 / s5$$

64 bits




rem s3, s4, s5



$$s3 = s4 \% s5$$

rem = remainder *Resto*
quello resto divisione



REM = remainder, resto divisione

Ricapitolazione istruzioni RISC-V per categoria

• Aritmetiche

- **ADD**/ADDI/**SUB**/MUL/DIV/REM/MULH
- ADDW/ADDIW/SUBW/MULW/DIVW/REMW *variabili che operano con Word 32 bit*
- **SLT**/SLTI/SLTU/SLTIU *U=Unsigned*
- MV/LI/LA (pseudoistruzioni, usano ADD/ADDI/LUI)
move load immediate

• Logiche

- **AND**/**OR**/XOR/**ANDI**/**ORI**/XORI
shift left logical
- SLL/SLLI/SRL/SRLI/SRA/SRAI *shift*
- SLLW/SLLIW/SRLW/SRLIW/SRAW/SRAIW

*LI = carica un immediato in x5
LI x5 5 $\Rightarrow$ ADDI x5 zero 5*

ISTRUZIONI

• Accesso alla memoria

- LB/LBU/LH/LHU/LW/LWU/**LD** *Load*
- SB/SH/SW/**SD** *Store*


• Diramazione, Salto, Eccezioni

- **BEQ**/BNE
- B/JAL/RET (pseudoistruzioni, usano BEQ/JALR)
- ECALL/SRET
richiama da eccez.


B solo incondiz.

*RET = ritorno from
ecc.*

Tabella riassuntiva modi indirizzamento del RISC-V:



Ricapitolazione dei formati e istruzioni rappresentative



R-type

I-type

S-type

B-type

U-type

ld

nella STOR non 3 rol
operando e' in memoria

Per ora abbiamo visto registri X

<u>Istruzione</u>	<u>Significato</u>	<u>Variante</u>	<u>Significato</u>
add s1,s2,s3	$s1 = s2 + s3$	addi s1,s2,10	$s1 = s2 + 10$
sub s1,s2,s3	$s1 = s2 - s3$		
slt t0,s1,s2	$t0 = (s1 < s2) ? 1 : 0$	slti s1,s2,10	$t0 = (s1 < 10) ? 1 : 0$
lw s1,100(s2)	$s1 = \text{Memory}[s2+100]$ (32 bit)	ld s1,100(s2)	legge 64 bit
sw s1,100(s2)	$\text{Memory}[s2+100] = s1$ (32 bit)	sd s1,100(s2)	scrive 64 bit
bne s4,s5,L	salta a L se $s4 \neq s5$ (L si trova a offset $\text{imm13} = (\&L - PC)$)		
beq s4,s5,L	salta a L se $s4 == s5$ (L si trova a offset $\text{imm13} = (\&L - PC)$)		
lui x5,imm20	carica imm20 nei 20 bit alti di x_5		

$\frac{L - PC}{2}$

Formato U per caricare costanti
piu' grandi di 12 bit